


Instituto Tecnológico de Costa Rica

Escuela de Ingeniería en Electrónica



Instituto Costarricense de Electricidad

**Diseño e implementación de un sistema para medición de la
calidad de la energía a nivel secundario en redes de distribución**

**Informe de Proyecto de Graduación para optar por el título de
Ingeniero en Electrónica con el grado académico de Licenciatura**


Hugo Alberto Oviedo Espinoza

Cartago, Marzo 2005

INSTITUTO TECNOLOGICO DE COSTA RICA
ESCUELA DE INGENIERIA ELECTRONICA
PROYECTO DE GRADUACIÓN
TRIBUNAL EVALUADOR

Proyecto de Graduación defendido ante el presente Tribunal Evaluador como requisito para optar por el título de Ingeniero en Electrónica con el grado académico de Licenciatura, del Instituto Tecnológico de Costa Rica.

Miembros del Tribunal



Ing. Pedro Murillo

Profesor lector



Ing. Juan Carlos Jiménez

Profesor lector



Ing. Luis Paulino Méndez

Profesor asesor



TEC

Instituto Tecnológico de Costa Rica
Escuela de Ingeniería Electrónica

Los miembros de este Tribunal dan fe de que el presente trabajo de graduación ha sido aprobado y cumple con las normas establecidas por la Escuela de Ingeniería Electrónica

Marzo ,2005

Proyecto de Graduación Informe Final
Diseño de sistema para la medición de la calidad de la energía eléctrica

Declaro que el presente Proyecto de Graduación ha sido realizado enteramente por mi persona, utilizando y aplicando literatura referente al tema e introduciendo conocimientos propios.

En los casos en que he utilizado bibliografía, he procedido a indicar las fuentes mediante las respectivas citas bibliográficas.

En consecuencia, asumo la responsabilidad total por el trabajo de graduación realizado y por el contenido del correspondiente informe final.

San José, noviembre 2004



Firma del autor

Hugo Oviedo Espinoza

Céd. : 2-549-048

I. RESUMEN

Para dejar más clara la idea del proyecto, se define en este punto la calidad de la energía eléctrica como la ausencia de interrupciones y deformaciones en las señales de voltaje y de corriente, producidas por armónicos en la red, cargas mal balanceadas, redes de distribución muy antiguas, etc.

El ICE pretende desarrollar este proyecto, motivado, tanto por la necesidad de implementar un proceso de mejoramiento continuo de la calidad de la energía, como para verificar las regulaciones dictadas por la Autoridad Reguladora de los Servicios Públicos.

El proyecto consiste en crear una herramienta de medición especializada, que cumpla todas las exigencias que tiene la UEN Servicio al Cliente, pero con un costo razonable.

El equipo debe monitorear las líneas de baja tensión, en los medidores de los clientes, para detectar una serie de eventos que se dan continuamente en las líneas de distribución. Los eventos más frecuentes son: sags (caídas rápidas de voltaje), swells (picos de voltaje) e interrupciones.

Toda la información debe ser procesada y almacenada, para ser transmitida luego a una PC.

Palabras clave: calidad de la energía; sag; swell; interrupciones; armónicos.

II. ABSTRACT

The term power quality is define as to operate without interruptions, over voltages and harmonic distortion in the power network and variations manifested in RMS voltage of the customer, it related with voltage stability, frequency deviations and reliability of the service.

The ICE, moved by the necessity of be involved in a continue process of improving the power quality according with the standard requirements of the actual market, decided develop a metering tool that meet all the requirements of the UEN Servicio al Cliente and with a reasonable cost, that can generate the information to evaluate the meeting of the regulatory mandatory of the ARESEP (Autoridad Reguladora de los Servicios Públicos) and also know and characterize the power energy at the final user customer.

The project include the design and implementation of a power quality metering system, able to monitor the low voltage power lines in the service metering point, with the propose of record events like swells, sags and power systems interruptions, and also process, storage and transmit the information to a PC computer.

Keywords: power quality; sag; swell; power systems interruptions; harmonic distortion.

III. DEDICATORIA

A mis padres, quienes me apoyaron en todos los momentos difíciles con sus sabios consejos y quienes me esperaron con paciencia y no me dejaron claudicar ni sentirme solo a lo largo de todos estos años de carrera; además, siempre me protegieron económicamente, sin lo cual me habría resultado imposible terminar mis estudios.

A mis hermanos, Armando y Rodrigo, quienes fueron mi ejemplo para seguir: ellos abrieron el camino entre la espesa montaña para que luego yo pasara sin obstáculos.

A los Juaquines y a Karla, porque con su acertada orientación me hicieron olvidar mis grandes problemas y se preocuparon por mí cuando me vieron triste e incentivaron mi vida con alegría y diversión.

IV. AGRADECIMIENTO

Agradezco a Dios, por haberme proporcionado salud y recursos para llegar hasta este momento, por tener a mis padres y hermanos a mi lado para que me apoyaran y no me dejaran caer en depresiones.

Agradezco a mis profesores, quienes con mano dura, en muchas ocasiones, me enseñaron a ser firme ante los problemas de la carrera profesional y de la vida, y a comprender que todas las tareas, por más difíciles que parezcan pueden solucionarse.

Agradezco a los ingenieros y amigos del ICE, principalmente al Ing. Leslie González Castillo y al Ing. Jesús Sánchez Ruiz porque confiaron en mí y me asignaron el proyecto de graduación, el cual me dejó muy buenas experiencias para los siguientes proyectos que me corresponda enfrentar en el futuro.

V. ÍNDICE GENERAL

CAPÍTULO 1 INTRODUCCIÓN	14
1.1 PROBLEMA EXISTENTE E IMPORTANCIA DE SU SOLUCIÓN	14
1.2 CARACTERÍSTICAS DE LA SOLUCIÓN.....	16
CAPÍTULO 2 META Y OBJETIVOS	17
2.1 META.....	17
2.2 OBJETIVO GENERAL	17
2.3 OBJETIVOS ESPECÍFICOS.....	17
CAPÍTULO 3 MARCO TEÓRICO	19
3.1 DESCRIPCIÓN DEL SISTEMA O PROCESO A MEJORAR.....	19
3.2 DESCRIPCIÓN DE LOS PRINCIPIOS ELÉCTRICOS RELACIONADOS CON LA SOLUCIÓN DEL PROBLEMA.....	20
CAPÍTULO 4 PROCEDIMIENTO METODOLÓGICO	24
4.1 RECONOCIMIENTO Y DEFINICIÓN DEL PROBLEMA	24
4.2 OBTENCIÓN Y ANÁLISIS DE INFORMACIÓN	25
4.3 EVALUACIÓN DE LAS ALTERNATIVAS Y SÍNTESIS DE UNA SOLUCIÓN	26
4.4 IMPLEMENTACIÓN DE LA SOLUCIÓN	26

4.5	REEVALUACIÓN Y REDISEÑO.....	28
CAPÍTULO 5 DESCRIPCIÓN DETALLADA DE LA SOLUCIÓN.....		29
5.1	ANÁLISIS DE SOLUCIONES Y SELECCIÓN FINAL.....	29
5.1.1	<i>Soluciones propuestas para la selección del sistema de adquisición y procesamiento de datos.....</i>	<i>31</i>
5.1.2	<i>Soluciones planteadas para el diseño del software de la tarjeta de desarrollo.....</i>	<i>32</i>
5.1.3	<i>Soluciones propuestas para la etapa de acople.....</i>	<i>33</i>
5.2	DESCRIPCIÓN DEL HARDWARE.....	34
5.2.1	<i>Tarjeta integrada phyCORE-MPC555.....</i>	<i>34</i>
5.2.2	<i>Tarjeta de desarrollo PCM-995.....</i>	<i>39</i>
5.2.3	<i>Etapa de acople óptico.....</i>	<i>41</i>
5.3	DESCRIPCIÓN DEL SOFTWARE.....	46
5.3.1	<i>Software para la tarjeta de desarrollo.....</i>	<i>46</i>
5.3.2	<i>Software de comunicación con la PC.....</i>	<i>53</i>
CAPITULO 6 ANÁLISIS DE RESULTADOS.....		56
6.1	RESULTADOS.....	56
6.1.1	<i>Resultado de la etapa de acople.....</i>	<i>56</i>

6.1.2	<i>Comparación de mediciones de calidad con otros equipos.....</i>	<i>58</i>
6.2	ANÁLISIS.....	61
6.2.1	<i>Etapa de acople.....</i>	<i>61</i>
6.2.2	<i>Comparación de mediciones de calidad con otros equipos.....</i>	<i>62</i>
CAPÍTULO 7 CONCLUSIONES Y RECOMENDACIONES.....		63
7.1	CONCLUSIONES.....	63
7.2	RECOMENDACIONES	64
BIBLIOGRAFÍA		65
ENLACES DE INTERNET		65
APÉNDICES Y ANEXOS.....		67
APÉNDICE A1 GLOSARIO DE TÉRMINOS Y ABREVIATURAS		67
APÉNDICE A2 DESCRIPCIÓN DE LA EMPRESA.....		69
ANEXO B1 HOJAS DE DATOS MÁS RELEVANTES DEL ISO124.....		71
ANEXO B4 HOJAS DE DATOS MÁS RELEVANTES DE LA TARJETA DE DESARROLLO PCM- 995.....		80
ANEXO B4 HOJAS DE DATOS MÁS RELEVANTES DE LA TARJETA INTEGRADA PHYCORE- MPC555.....		84

ÍNDICE DE FIGURAS

Figura 3.1	<i>Señal de voltaje ante un sag.....</i>	21
Figura 3.2	<i>Señal de voltaje ante un swell.....</i>	22
Figura 3.3	<i>Señal de voltaje ante una interrupción.....</i>	23
Figura 5.1	<i>Señal de voltaje ante una interrupción.....</i>	29
Figura 5.2	<i>Diagrama de bloques del sistema de comunicación serie.....</i>	36
Figura 5.3	<i>Diagrama de bloques del ADC.....</i>	36
Figura 5.4	<i>Diagrama de bloques del microcontrolador.....</i>	37
Figura 5.5	<i>Diagrama de bloques de la tarjeta integrada.....</i>	39
Figura 5.6	<i>Diagrama de bloques de la tarjeta de desarrollo.....</i>	41
Figura 5.7	<i>Diagrama del circuito integrado ISO124 de TI.....</i>	42
Figura 5.8	<i>Respuesta del ISO124 a una señal senoidal y otra cuadrada.....</i>	43
Figura 5.9	<i>Diagrama del circuito integrado DCP01B de TI.....</i>	44
Figura 5.10	<i>Diagrama de la configuración empleada para el acople deseado.....</i>	45
Figura 5.11	<i>Diagrama de flujo del programa principal.....</i>	47
Figura 5.12	<i>Diagrama de flujo del programa principal.....</i>	49
Figura 5.13	<i>Diagrama de flujo del programa principal.....</i>	51

Figura 6.1 a) forma de onda de la tensión real directamente de la línea. b) Oscilograma de la onda después del acople..... 57

Figura 6.2 Fotografía del equipo de medición PMI.....59

Figura 6.3 Gráfico de los valores rms de dos equipos en el mismo eje.....61

VI. ÍNDICE DE TABLAS

Tabla 5.1 Comparación de opciones para la tarjeta de desarrollo.....	32
Tabla 5.2 Comparación de alternativas para la etapa de acople.....	34
Tabla 6.1 Comparación de resultados de la calidad de la energía con dos equipos de medición.....	60

CAPÍTULO 1

INTRODUCCIÓN

1.1 Problema existente e importancia de su solución

Inicialmente el ICE fue creado en una época donde el objetivo primordial de los proyectos de electrificación rural era alcanzar una adecuada cobertura de los servicios eléctricos en Costa Rica, lo cual está en estricto apego con la misión de mejorar la calidad de vida y desarrollo económico y social de todos los costarricenses.

En los primeros años, los servicios eléctricos eran fundamentalmente para satisfacer las necesidades básicas de los costarricenses, tales como iluminación, cocimiento de alimentos, y otros.

El tema de la calidad de la energía eléctrica empezó a tomar fuerza en los años 90's, impulsado por el rápido crecimiento de cargas no lineales y equipos electrónicos, digitales y microprocesados, los cuales introducen en la red armónicos de orden superior, deformando así la forma senoidal de la onda de voltaje y de corriente.

En la actualidad, en una buena parte de las viviendas de Costa Rica, se cuenta con artefactos electrónicos que demandan nuevas y estrictas exigencias de calidad de la energía eléctrica, como son: computadoras, DVD, televisión digital, relojes digitales, entre otros; lo anterior ocurre no sólo en las zonas cercanas a la capital, sino también a lo largo del territorio nacional.

El problema consiste en que los equipos existentes en el mercado para la medición de la calidad de la energía, cuestan elevados precios y no cumplen con todos los

requisitos que el ICE necesita. La mayoría de estos requerimientos se derivan de la norma AR-NTCVS que la ARESEP le impone al ICE.

La norma indicada anteriormente corresponde a la calidad del voltaje de suministro; la misma establece las características físicas principales de la tensión eléctrica, la cual debe suministrarse en el punto de entrega a los abonados o usuarios, en condiciones normales de explotación, desde una red general de distribución a baja y mediana tensión. Incluye los límites de las variaciones de voltaje de corta duración permisibles en las redes de distribución, tanto en las redes de las empresas distribuidoras, como en las introducidas por los equipos, propiedad de los abonados o usuarios.

Su aplicación es de obligatoriedad para todos los abonados, usuarios y empresas eléctricas de distribución, las cuales se encuentran establecidas en el país o que pueden llegar a establecerse bajo régimen de concesión, de conformidad con las leyes correspondientes.

El objetivo del ente es uniformar y definir en los siguientes aspectos los valores de los parámetros físicos que caracterizan la tensión de suministro:

- Frecuencia, amplitud y asimetría de la tensión de suministro, con sus respectivos límites de variación.
- Las variaciones de corta duración de la tensión de suministro y sus límites permisibles en cuanto a magnitud, duración y repetición.

El no contar con este equipo trae varios efectos: falta de herramientas para verificar el cumplimiento de las normas técnicas de la calidad del voltaje de la ARESEP, no pueden realizarse estudios técnicos de reclamos por daño, y además, resulta imposible el obtener la información suficiente para realimentarse sobre el

desempeño de los diseños de la infraestructura eléctrica y de cómo mejorarlos continuamente.

1.2 Características de la solución

Los instrumentos para monitorear y registrar los parámetros eléctricos y las variaciones de voltaje de corta duración en el suministro eléctrico, deberán contar como mínimo, según corresponda al tipo de servicio y a los parámetros eléctricos por estudiar, con las siguientes características:

1. Lectura y registro de voltaje en verdaderos valores eficaces (rms).
2. Capacidad de registro de caídas de voltaje (sag), picos de voltaje (swell), sobre voltajes y bajo voltajes.
3. Selección de magnitudes de umbral para la determinación del inicio de eventos.
4. Rango de muestreo: 16 veces por cada medio ciclo para el cálculo del rms.
5. Intervalos de registro: 10 minutos, como mínimo.
6. Registro de valores (rms) máximo, mínimo y promedio por intervalo.
7. Registro de fecha de eventos, hora y duración.

CAPÍTULO 2

META Y OBJETIVOS

2.1 Meta

Ahorrar dinero por parte del ICE en la compra de equipos de medición, y facilitar el proceso de mejoramiento continuo de la calidad de la energía eléctrica que se brinda a los abonados.

2.2 Objetivo general

Diseñar e implementar un medidor de la calidad de la energía eléctrica en redes de distribución de baja tensión.

2.3 Objetivos específicos

2.3.1 Objetivos de hardware

- a. Elegir la tarjeta de desarrollo adecuada para la adquisición y procesamiento de datos.
- b. Seleccionar el circuito para el acople de las líneas de distribución y el sistema de medición.

2.3.2 Objetivos de software

- a. Diseñar software de la tarjeta de desarrollo que incluye todos los algoritmos necesarios para la detección de eventos y el procesamiento de datos.

- b. Diseñar software para la recepción de los datos procesados en una PC.

2.3.3 Objetivos de Implementación

- a. Realizar comparaciones entre el equipo completo y otros sistemas.

CAPÍTULO 3

MARCO TEÓRICO

3.1 Descripción del sistema o proceso a mejorar

En la actualidad hay dos equipos en el mercado: el primero de ellos es de marca PMI y no posee un procesador, solamente es de adquisición y almacenamiento de datos, por lo tanto, toda la información que adquiere debe ser procesada en la computadora, el segundo es de marca Megger, éste sí cuenta con un procesador en el propio equipo; este equipo procesa la información en el punto de medición y solamente trasmite a la PC resultados.

El equipo marca PMI contiene un software muy defectuoso, que cae en ciclos sin fin, deteniendo el funcionamiento del mismo, y hay ocasiones que no puede retornar a su funcionamiento normal y se debe enviar a fabrica.

Un problemas de fábrica que presenta el medidor marca PMI, es que tiene el tornillo de tierra muy cerca de la tarjeta integrada, permitiendo así que se den cortocircuitos, y dañen gravemente el equipo.

En una ocasión se realizó una gira a Puerto Jiménez en la península de Osa. El propósito de ésta fue evaluar la calidad de la energía con equipos de medición existentes en el mercado. En ésta se detectó que, de diez medidores instalados, se perdió la información de tres, este es uno de los problemas que comparten ambos equipos.

3.2 Descripción de los principios eléctricos relacionados con la solución del problema

Los tres eventos más comunes en las líneas de distribución y que la ARESEP solicita en sus informes son:

1. El sag

Este evento consiste en la caída de la señal de voltaje o de corriente en un intervalo del 10% al 90% del valor nominal de la tensión, por ejemplo, si el voltaje es de 120V, entonces una caída menor a los 108V, debe reportarse como un sag. La duración de un sag se mide en ciclos, desde 1 hasta 30 ciclos. La US Power Quality Community ha usado el término sag por muchos años para describir una corta caída de tensión, sin embargo éste no se encuentra definido formalmente, aunque ha sido muy aceptado por los ingenieros. El término correcto según la IEC es dip .

Los sags se asocian generalmente con fallas del sistema, producidas a su vez por cargas que demandan mucha corriente o debido al arranque de motores muy grandes.

La figura 3.1 muestra un típico sag en la tensión de línea; en ésta podemos apreciar, que la forma de onda disminuye su amplitud por un periodo de tres ciclos.




Figura 3.1 Señal de voltaje ante un sag

2. El swell

El swell consiste en un incremento entre 110 y 180% en el voltaje, o la corriente, y generalmente posee una duración desde medio ciclo hasta 30 ciclos. Este al igual que el sag está asociado con fallas del sistema, pero dicho caso no es tan común como los sags. En la figura 3.2 se muestra un swell que fue causado por una falla aterrizada directamente a tierra; este evento además puede ser ocasionado al desconectar una gran carga o por la transmisión de energía de un gran banco de capacitores. El evento swell es llamado en muchas referencias como sobrevoltaje momentáneo (momentary overvoltage).




Figura 3.2 Señal de voltaje ante un swell

3. Interrupción

La interrupción ocurre cuando el voltaje cae menos de un 10% del nominal. Para efectos de la ARESEP, si un sag dura más de 30 ciclos se considera como una interrupción. Este evento puede darse principalmente por fallas del sistema. La figura 3.3 muestra una típica interrupción provocada por un recierre.




Figura 3.3 Señal de voltaje ante una interrupción

CAPÍTULO 4

PROCEDIMIENTO METODOLÓGICO

4.1 Reconocimiento y definición del problema

Se realizó una larga investigación y un gran número de entrevistas a ingenieros de diversas áreas del ICE con ayuda del asesor de la empresa: el Ing. Leslie González Castillo, el cual es el más interesado y relacionado con el problema.

Uno de los profesionales que aportó una gran cantidad de información fue el Ing. Rodolfo Zúñiga, el cual ha enfrentado muchas situaciones difíciles, pues es el encargado de la presentación de los resultados referentes a la calidad de la energía frente a los entes reguladores.

Por otro lado, el Ing. Zúñiga expuso muy claramente los problemas que presentan los equipos existentes, como por ejemplo, la pérdida de todos los datos debido a defectos de software u otros motivos que aun se estudian en estos equipos; La mencionada dificultad se detectó a lo largo de una medición correspondiente a una semana completa.

Es válido anotar que ya varias veces dichos equipos se han enviado a las respectivas empresas vendedoras de los mismos en los Estados Unidos, allí se les cambia el software de las tarjetas, y continúan dando los mismos problemas.

4.2 Obtención y análisis de información

La mayor parte de la información fue obtenida en Internet, sin embargo también se utilizaron comentarios y entrevistas de expertos en el tema. El ICE cuenta con un departamento para desarrollo de proyectos, y casualmente se estaba desarrollando uno relacionado con el procesamiento digital de señales, no de voltaje sino de ruido en líneas de telecomunicaciones, pero siempre correspondía a los DSP; además se realizó una reunión con ellos, la cual aportó grandes contribuciones a la parte de la elección del microcontrolador y la tarjeta de adquisición de datos adecuada.

Para evaluar dicha información se analizaron principalmente los siguientes puntos, los cuales funcionan como restricciones mínimas para la adquisición del equipo adecuado.

a. Cantidad de ADCs

Esta es la principal restricción, pues inicialmente el equipo debe contar con 2 convertidores analógico-digitales, ya que las líneas por monitorear son las dos de baja tensión(120V-240V), pero el equipo debe quedar previsto para posibles ampliaciones a más líneas.

b. Velocidad de procesamiento de datos

Esta es la siguiente limitación, la cual corresponde al mínimo muestreo permitido, el cual es aproximadamente de 32 muestras por ciclo para efectos de la ARESEP, aunque para los ingenieros del ICE dichos análisis de eventos deben cumplir con un mínimo de 256 muestras por ciclo.

c. Costo

Otra de las restricciones que se tomaron en cuenta fue el costo, el cual no debía de sobrepasar los \$650 en la tarjeta de desarrollo.

4.3 Evaluación de las alternativas y síntesis de una solución

a. Elección de la tarjeta de desarrollo

Para la elección de la tarjeta de desarrollo se utilizaron principalmente las restricciones comentadas en el apartado anterior, con la ayuda del profesor asesor y de los ingenieros de desarrollo de proyectos del ICE.

Debido a que esta parte del proyecto era realizar una compra, no se podían efectuar pruebas anticipadas con la tarjeta de desarrollo, pues no se contaba con ella; como consecuencia se debió cumplir con una minuciosa elección, para la cual se consideraron las restricciones del caso.

b. Elección de la etapa de acople

En esta elección se respetaron otras restricciones, como el tamaño y peso del circuito final, la calidad de la señal a la salida de la etapa de acople, la dificultad de conseguir los integrados y el tipo de encapsulado del integrado.

Después de realizar todas las comparaciones de las alternativas se llegó a la conclusión de que los circuitos de acople de Texas Instrument, el ISO124 y el DCP0115 eran la mejor alternativa.

4.4 Implementación de la solución

La primera etapa en la implementación de la solución después de escogido el equipo adecuado, fue solicitarlo a la respectiva empresa internacional.

Mientras el equipo llegaba se empezó con la implementación de los algoritmos para la tarjeta de desarrollo. Como ya se sabía que el kit de desarrollo puede programarse en el lenguaje de programación C y C++, los algoritmos de solución se van desarrollando en estos lenguajes.

Una vez que el equipo llegó, se inicia con el aprendizaje de la interfaz entre la tarjeta y la PC, pues los algoritmos desarrollados debían correrse en la tarjeta para iniciar las pruebas de los mismos, y así evaluar su validez.

Antes de la implementación de la etapa de acople entre la tarjeta de desarrollo y las líneas de distribución, se simularon éstas con generadores de onda, y se aplicaron de esta manera los algoritmos implementados.

Cuando los resultados fueron correctos, se inició con la etapa de acople, la cual como ya se explicó fue implementada de varias formas; para la evaluación de la etapa de acople, se implementó otro programa en la tarjeta de desarrollo, el cual se llamó de calibración. Este programa lo que hace es recopilar todos los datos de varios ciclos, los envía a la PC para ser analizados en Microsoft Excel, luego calcula el máximo, mínimo y cero de una gran cantidad de ciclos y los transmite a la PC para realizar de esta forma, el correcto escalamiento dentro del programa de la tarjeta de desarrollo.

Los datos obtenidos a través de este programa y que son analizados en Excel, se comparan con las ondas reales del voltaje, medidos con varios equipos especializados de medición como el medidor marca Fluke.

Después de realizada la etapa de acople, se empezó con el programa de la PC. Este programa recibe los datos procesados y los transfiere a una base de datos en Microsoft Access. En este punto se realizan pruebas con el equipo, permitiéndole

trabajar por largos periodos de tiempo, en paralelo con los demás equipos que posee el ICE, y se realizaron las comparaciones del caso.

4.5 Reevaluación y rediseño

Una posible mejora al diseño implementado, es el cambio de la tarjeta de desarrollo por una que posea un procesador más rápido, pues cuando el phyCORE-MPC555, detiene el periodo de adquisición de datos para realizar el procesamiento, pierde unos ciclos de la señal de voltaje.

CAPÍTULO 5 DESCRIPCIÓN DETALLADA DE LA SOLUCIÓN

5.1 Análisis de soluciones y selección final

El sistema está integrado por tres etapas, las cuales se presentan en el diagrama de bloques de la figura 5.1, y son comentadas a continuación:




Figura 5.1 Señal de voltaje ante una interrupción

- a. Etapa de acople.
- b. Etapa de adquisición y procesamiento de datos.
- c. Etapa de comunicación con la PC.

La etapa de acople está conectada entre las líneas de distribución y la tarjeta de desarrollo, con el fin de separar la tierra digital del cable de neutro de CA. Esta etapa fue implementada con circuitos integrados de Texas Instruments. Dichos circuitos (ISO124) son especiales para aplicaciones como las siguientes: control de procesos industriales (aislamiento de termocuplas, puentes de presión, medidores de flujo), eliminación de lazos de tierras, control de motores y disparo de tiristores, adquisición de datos, y principalmente el monitoreo de líneas de distribución.

La etapa de adquisición y procesamiento de datos está conectada después del acople. La adquisición se realiza por medio de convertidores analógico-digitales que están integrados dentro de la tarjeta de desarrollo. Uno de los puntos más importantes de esta etapa es la tasa de muestreo, pues el sistema completo debe procesar como mínimo 256 muestras por ciclo. Esta velocidad es determinada por el número de operaciones que puede realizar el microcontrolador entre cada conversión y por la tasa de muestreo de los ADC.

El procesamiento consiste en aplicar, a los datos muestreados, una serie de algoritmos, para así obtener todos los resultados deseados. Después de que se diseñaron todos los algoritmos y se corrieron en el microcontrolador, se obtuvo una velocidad de procesamiento de 600 muestras por ciclo, superior a la velocidad requerida.

La etapa siguiente es la de transmisión de datos a la PC. Ésta se realiza mediante el puerto serie RS-232 que posee la tarjeta de desarrollo.

En el software de la tarjeta de desarrollo existe una parte diseñada especialmente para la atención de las interrupciones del puerto serie, y con un protocolo específico. Cuando se establece la comunicación y el programa de la PC envía peticiones a la tarjeta, ésta devuelve la información solicitada, y el programa de la PC almacena dicha información en una base de datos en Microsoft Access.

5.1.1 Soluciones propuestas para la selección del sistema de adquisición y procesamiento de datos.

Este análisis se divide en las distintas soluciones que fueron planteadas para las etapas por separado.

Las etapas realizadas son las siguientes:

- a. Selección del sistema de adquisición y procesamiento de datos.
- b. Diseño del software de la tarjeta de desarrollo.
- c. Diseño de la etapa de acople entre las líneas de distribución y el sistema de medición.
- d. Diseño del software de la PC para la transmisión y recepción de datos.

Cuando se realizó la investigación para la selección de la tarjeta de desarrollo, surgió un gran número de opciones, entre las cuales había principalmente de marcas como Motorola, Texas Instruments, Xilinx, Microchip, Altera, entre otras. En la siguiente tabla se analizan las propuestas.

Tabla 5.1 Comparación de opciones para la tarjeta de desarrollo

Marca	Nombre o modelo	Cantidad ADC	Velocidad mayor a 256 muestras por ciclo	Posee reloj de tiempo real	Posee puertos	Costo menor a \$650
ALTERA	Apex DSP development board	2	Si 65 MSPS	Si	RS232 USB	\$2000
XILINX	ePMC-2ADC	2	Si 65 MSPS	No	JTAG	Mayor que \$2500
LSI LOGIC	LSI402ZX	2	95 KSPS	No	RS232	\$1000
Texas Instruments	TMS320C6411	2	Si	No	RS232	\$450
Motorola	PhyCORE-MPC555	16	Si	SI	RS232 JTAG	\$600

La alternativa escogida fue la última que se muestra en la tabla, porque era la única que poseía más de dos ADCs; cumplía con todas las demás características, y su precio era razonable.

5.1.2 Soluciones planteadas para el diseño del software de la tarjeta de desarrollo

En el diseño del software, no hubo divisiones muy notables en cuanto a las soluciones. Los algoritmos se plantearon y modificaron hasta obtener la forma más

adecuada de resolver los problemas que fueron presentándose. Las únicas dos formas que caracterizaron el software de la tarjeta, fueron las siguientes:

a. Diseño del software con almacenamiento de datos

En este proceso de desarrollo, se creó el software de manera que se almacenaban todos los datos durante el periodo elegido por el usuario, como tiempo de muestreo, y luego se detiene la adquisición y se inicia con el procesamiento de los mismos. Esta opción se descartó porque si el periodo de muestreo fuera, por ejemplo de 10 minutos, deberían guardarse aproximadamente 36000 valores de voltaje rms de los ciclos correspondientes, y efectuarse arreglos de esa cantidad de ciclos, lo cual acaba con la memoria disponible; por esta razón se decidió realizar la opción del siguiente apartado.

b. Diseño del software procesando cada dato recibido

Esta nueva forma de operación toma cada ciclo, calcula su valor RMS y lo procesa inmediatamente, con lo cual se ahorra gran cantidad de memoria que se utilizaba en el almacenamiento de datos. Esta opción, junto con todos los algoritmos, serán analizados en el apartado correspondiente a descripción del software.

5.1.3 Soluciones propuestas para la etapa de acople

Esta etapa se requiere para unir óptimamente el neutro de la señal alterna con el negativo o tierra de la señal de corriente directa, para evitar que las altas corrientes, las cuales circulan por los circuitos de CA, causen daños en circuitos tan sensibles como los de tecnología CMOS o TTL.

En la siguiente tabla se analizan las posibles alternativas.

Tabla 5.2 Comparación de alternativas para la etapa de acople

Nombre de la opción	Calidad de la señal	Dificultad para conseguir el integrado	Tipo de encapsulado soldadura normal(N) soldadura superficial(P)
Con optocoapladores simples	Buena, pero para señales de baja potencia porque se saturan rápidamente	Alta dificultad para conseguirlos	N P
Transformadores integrados de Analog Devices	Excelente	Solamente se venden por mayor	P
Aisladores ópticos y convertidores CD a CD de Texas Instrument	Excelente	Fácilmente, y de bajo costo	N P

5.2 Descripción del hardware

El hardware utilizado en el proyecto está dividido en tres partes, las cuales se describen a continuación.


5.2.1 Tarjeta integrada phyCORE-MPC555

Esta tarjeta es de la marca phyTEC, la cual se encarga de integrar microcontroladores de muchas marcas, con soldadura superficial y con tamaños muy reducidos, generalmente en el tamaño de una tarjeta de crédito. Esta empresa, además del microcontrolador, integra memorias externas y demás dispositivos que

complementan el microcontrolador para usarse en diversas aplicaciones complejas y específicas.

La phyCORE-MPC555 contiene el microcontrolador de Motorola PowerPC-MPC555 el cual presenta las siguientes características:

- Unidad de punto flotante
- 26Kbytes de fase RAM
- 448Kbytes de flash EEPROM
- Sistema de comunicación serie full duplex, con tres interfaces de comunicación. En la figura 5.2 se muestra el diagrama de bloques de la unidad de comunicación serie.



*Note: SBIU Bus and interface to IMB3 are each 16 bits wide.

Figura 5.2 Diagrama de bloques del sistema de comunicación serie. Tomado de [4]

- 50 timers de propósito general
- Unidad de conversión analógica digital con dos convertidores analógicos digitales y 16 entradas cuando se utiliza la multiplexación interna y más de 41 entradas analógicas cuando se utiliza el multiplexado externo, además cuenta con muestreo interno programable. Contiene más de cinco tipos de interrupción programables, por ejemplo, al final de cada conversión. Los pines pueden ser utilizados también como señales analógicas cuando no se utiliza el convertidor. En la figura 5.3 se muestra el diagrama de bloques del convertidor analógico digital, en ésta figura se aprecia que el ADC del microcontrolador, tienen una resolución máxima de 10 bits.




Figura 5.3 Diagrama de bloques del ADC. Tomado de [4]

- trabaja a 40MHz entre -40°C y 125°C
- trabaja con dos fuentes de voltaje una a 5V y otra 3.3V

En la figura 5.4 se muestra un diagrama de bloques del microcontrolador, la unidad de comunicación serie, los ADCs y parte de la memoria flash están integrados en el microcontrolador y no son agregados externamente a la tarjeta integrada phyCORE-MPC555, como puede apreciarse en dicha figura.




Figura 5.4 Diagrama de bloques del microcontrolador. Tomado de [4]

La tarjeta phyCORE-MPC555 contiene el microcontrolador MPC555 integrado con otros dispositivos que simplifican las interfaces con periféricos, además agrega elementos como un reloj de tiempo real.

Entre las principales características y elementos de la tarjeta están las siguientes:

- Su apariencia corresponde a una simple tarjeta de computadora con tamaño diminuto de 72mm x 57mm
- Conector Molex de 160 pines
- Unidad de punto flotante de 64 bits
- Dos UART/SCI: para comunicación RS-232 y dos puertos CAN
- Puertos JTAG y DBM para correr programas por pasos
- Memoria SRAM disponible desde 128Kbytes hasta 8MB dependiendo del modelo
- Memoria Flash-ROM desde 512Kbytes hasta 4MB
- Reloj de tiempo real con alarma y calendario
- Convertidores analógicos de 10 bits de resolución

En la figura 5.5 se puede apreciar que la tarjeta integrada solamente ordena los pines del microcontrolador en un terminal tipo molex; lo único que agrega es memoria y un reloj de tiempo real.




Figura 5.5 Diagrama de bloques de la tarjeta integrada. Tomado de [5]

5.2.2 Tarjeta de desarrollo PCM-995

La tarjeta PCM-995 corresponde a una tarjeta básica, cuya función es comunicar la tarjeta phyCORE-MPC555 por medio del conector Molex con una serie de interfaces más comúnmente usadas como puede apreciarse en la figura 5.6. Entre las características de la PCM-995 están:

- Botón de reset configurable a través de jumpers para diferentes señales de reset
- Botón de IRQ externo configurable vía jumpers para distintas señales
- Botón de Wake-up
- Jumpers para selección de memoria externa o interna
- Dos leds de propósito general configurables vía software
- Leds para monitorear la fuente de alimentación y para el estado de debug
- Entrada para adaptador desde 7 hasta 12 voltios en CD, reguladores de voltaje internos para alimentar la tarjeta integrada con 3.3V y 5V
- 2 DB-9 sockets RS-232 interfaces
- 2 DB-9 sockets para comunicación CAN
- 1 DB-25 DBM interfaz o puerto paralelo de impresora, para bajar los programas y para el debug




Figura 5.6 Diagrama de bloques de la tarjeta de desarrollo. Tomado de [5]

5.2.3 Etapa de acople óptico

Uno de los circuitos integrados es el ISO124 de Texas Instruments, el cual es un amplificador operacional de precisión aislado. Se usa principalmente a nivel industrial para manejo de motores, control de dispositivos de potencia como tiristores y para monitoreo de las líneas de potencia. En la figura 5.6 se muestra el diagrama del ISO124.




Figura 5.7 Diagrama del circuito integrado ISO124 de TI. Tomado de [6]

En esta figura puede verse, completamente separada la alimentación de las dos secciones. Debe unirse la Gnd 1 con el neutro de CA, y como solamente existe una fuente de CD, debe utilizarse otro circuito convertidor de CD a CD para aislar las fuentes y así obtener un circuito completamente aislado; además, el convertidor debe poseer salidas bipolares, pues la alimentación del ISO124 va desde $\pm 5V$ hasta $\pm 18V$.

En la figura 5.8 puede observarse la señal de salida del ISO124 para una entrada senoidal y cuadrada para distintas frecuencias.




Figura 5.8 Respuesta del ISO124 a una señal senoidal y otra cuadrada. Tomado de [6]

El circuito integrado, convertidor de CD a CD utilizado, es el DCP01B de Texas Instrument. Este CI recibe una fuente solamente positiva con la respecto a tierra, y en sus salidas se obtiene un voltaje bipolar del mismo valor de su entrada con otra tierra completamente aislada. En la figura 5.9 se muestra el diagrama del DCP01B.




Figura 5.9 Diagrama del circuito integrado DCP01B de TI. Tomado de [7]

En la figura 5.10 se muestra la conexión realizada. En el circuito implementado se realiza esta conexión para las dos líneas de tensión.




Figura 5.10 Diagrama de la configuración empleada para el acople deseado. Tomado de [6]

Como puede observarse en la misma figura, el voltaje de salida mantiene una relación con el voltaje de entrada, el cual sólo depende del divisor de voltaje mostrado.

5.3 Descripción del software

5.3.1 Software para la tarjeta de desarrollo

a. Programa principal

La primera etapa del programa principal es la inicialización de los diversos dispositivos y las principales variables. En la figura 5.11 se muestra el diagrama de flujo del programa principal.




Figura 5.11 Diagrama de flujo del programa principal

Dentro del diagrama de flujo, se espera la interrupción del ADC, la cual se inicializa para que ocurra al final de cada conversión, es en ese momento cuando se toman los datos de los dos canales elegidos, es decir, el voltaje de las dos líneas de 120V.

Para simplificar el diagrama de flujo sólo se incluye un canal, pues este mismo diagrama se repite para la otra línea y para la tensión de 240V.

En el último bloque de decisión, se pregunta por un tiempo; este se refiere a la duración programada por el usuario para el periodo de muestreo, para el cual la ARESEP estableció como 10 minutos. Después de esto se almacenan los datos de voltaje máximo, mínimo y promedio de las dos líneas; una de 120V y la otra de 240V.

b. Algoritmo del cálculo del valor rms de la señal de voltaje

Para la solución del valor rms de la señal de voltaje, hubo que emplear dos algoritmos: uno para resolver la integral y el otro para la raíz cuadrada. La fórmula del voltaje rms es la siguiente:

$$V_{RMS} = \sqrt{\frac{1}{T} \int_{-T/2}^{T/2} V^2(t)} \quad (5.1)$$

Para la integral se utilizó la regla del trapecio, la cual puede expresarse así:

$$\int_a^b f(x)dx = \frac{h}{2} \left[f(a) + f(b) + \sum_{i=1}^{i=n-1} f(a+ih) \right] \quad \text{con} \quad h = \frac{b-a}{n} \quad (5.2)$$

Para la solución de la raíz cuadrada se utilizó un algoritmo muy simple y eficiente, presentado en la figura 5.12 como diagrama de flujo.




Figura 5.12 Diagrama de flujo del programa principal

c. Algoritmos para el cálculo de máximos, mínimos, promedios, SAGs y SWELLS

La idea inicial de la secuencia del programa era almacenar datos a lo largo del periodo establecido por el usuario; y a continuación se empezaba con el análisis y proceso de información donde se tomaban todos estos datos, pero dicha actividad trajo un problema por la cantidad de memoria utilizada para este procedimiento; lo anterior porque si el usuario programa un tiempo de muestreo muy elevado (40 minutos), la memoria necesitada es mayor que la disponible.

Por lo anteriormente expresado, se decidió seguir una secuencia del programa completamente lineal. Cada ciclo capturado es analizado calculando inmediatamente los máximos, mínimos, promedios, SAGs, SWELLS e interrupciones. Sin embargo, esto ocasiona consecuencias como la pérdida de unos ciclos en el intervalo del tiempo para procesar información, pues el microcontrolador no es lo suficientemente rápido para correr todo el programa en menos de 16ms, que corresponde al tiempo de un ciclo.

En la figura 5.13 se muestra el diagrama de flujo del cálculo de los máximos, mínimos y promedios. En éste se toma como entrada el valor rms de un ciclo calculado en el algoritmo anterior; luego se compara con un valor de 120V que es el ideal; si es mayor o menor que éste se almacena temporalmente y se repite hasta que se cumpla el tiempo programado por el usuario. Mientras esto ocurre, el dato se almacena permanentemente para ser transmitido cuando sea solicitado por algún usuario a través del puerto serial RS-232.




Figura 5.13 Diagrama de flujo del programa principal

El algoritmo que detecta la presencia de un sag y un swell es bastante complejo y contiene demasiadas variables, por esta razón se dará una explicación escrita, sin diagrama de flujo.

Como se ha mencionado en apartados anteriores, un sag es un hueco de voltaje y un swell es un pico de voltaje, reflejados en el valor rms de la señal de cada línea. Cuando se hace una programación básica del equipo, dos de las variables que se piden son el umbral inferior y el umbral superior; estos corresponden a los valores a partir de los cuales se consideran eventos, es decir, si un dato de voltaje rms sobrepasa el umbral inferior, éste corresponde a un sag y de la misma forma con el umbral superior.

Como el análisis se realiza a partir de cada dato rms recibido entonces la sección más compleja fue analizar si es un nuevo evento o si es parte del anterior, porque en el reporte debe darse el número de evento junto con la duración, fecha y hora en la que ocurrió.

El dato rms ingresa, y se compara con el umbral inferior; si es menor, entonces al contador de sag se le suma uno y se habilita una bandera, la cual se revisará en la siguiente ocasión que ingrese; y si ésta aún está habilitada, quiere decir que es el mismo evento y no se considera un nuevo sag, sino un sag de mayor duración. Si el dato no es menor que el umbral inferior, se revisa ahora el superior y se sigue el mismo procedimiento, pero ahora con los swells.

Si la duración de un sag es mayor que 30 ciclos, se considera como interrupción y se habilita el modo de bajo consumo de potencia, pues ahora el microcontrolador está trabajando con una batería externa y no con alimentación de la línea.

Un punto importante de recalcar es que todos estos procedimientos se llevan a cabo para las dos líneas de 120V y para la de 240V en forma simultánea, por lo cual el programa se hace bastante amplio y atrasa un poco más la velocidad de procesamiento del microcontrolador.

5.3.2 Software de comunicación con la PC

El software de la PC fue desarrollado en el lenguaje de programación Delphi versión 5.0; éste cuenta con un gran número de herramientas para la comunicación serie a través del puerto RS-232.

El software realiza dos tareas: una es la programación básica del equipo y la otra es la recepción de datos del equipo para almacenar en la PC.

a. Programación básica del equipo

En el proceso de programación básica, están las siguientes variables:

1. Fecha actual

Incluye la hora, día, mes y año. Este dato puede introducirse manualmente, pero el software está diseñado para que sea tomada automáticamente de la computadora en que está corriendo

2. Muestreo

Esta variable se refiere al intervalo de tiempo que el equipo necesita para la muestra, de la cual elige cada conjunto de resultados; por ejemplo: la ARESEP pide que el intervalo de muestreo sea de 10 minutos, por lo cual, cumplido dicho tiempo se realiza el cálculo de un máximo, mínimo, promedio, etc. de cada canal y de la línea de 240V.

3. Umbral superior

Corresponde al valor de voltaje a partir del cual se considera el evento swell, y es individual para los canales de 120V y la línea de 240V.

4. Umbral inferior

Se refiere al valor de voltaje a partir del cual se considera un sag, y se programa separadamente el de las líneas 120V y 240V.

5. Retardo de entrada en operación

Significa el intervalo de tiempo para iniciar con los muestreos y el procesamiento de los datos, después de programado el equipo. Se utiliza para programar el equipo en el lugar de trabajo, y luego desplazarse hasta las líneas de transmisión sin necesidad de llevar el computador, sino solamente el equipo de medición.

b. Adquisición de los datos procesados

Cuando se interroga el equipo, después del tiempo dispuesto, se traslada el mismo hasta el lugar de trabajo y se conecta a una PC, que contenga el software instalado, y este transmite toda la información adquirida. Entre los datos que devuelve presenta los máximos, mínimos y promedios de las dos líneas de 120V y la de 240V con su respectiva fecha: hora, día, mes y año; además, contiene todos los eventos ocurridos como sags, swells e interrupciones, con su duración y su valor máximo o mínimo dependiendo del tipo de evento.

CAPITULO 6

ANÁLISIS DE RESULTADOS

6.1 Resultados

Los resultados obtenidos fueron sobre la señal de voltaje del edificio principal del ICE en la Sabana; esta señal, como se verá a continuación, se encuentra ligeramente distorsionada, por la gran cantidad de computadoras y cargas electrónicas conectadas a la misma.

6.1.1 Resultado de la etapa de acople

El primer resultado que se presenta en la figura 6.1, es la comparación mediante dos gráficos obtenidos de un osciloscopio digital sintonizando la primera vez, la señal real del voltaje directamente de la línea, y la segunda la señal de salida de la etapa de acople óptico, con el fin de evidenciar la buena operación y resolución de la señal de salida de los acopladores. La figura 6.1 b muestra una forma de onda aparentemente ruidosa, pero en realidad, es un efecto del osciloscopio, ya que hubo que aumentar excesivamente el tamaño de la escala.

Como puede verse en el capítulo 5, y exactamente en la figura 5.9, el voltaje de salida depende solamente del divisor de voltaje que se aplica a la entrada de la etapa de acople. El divisor fue planteado de tal forma que la salida fuera aproximadamente 50 veces menor que la señal de voltaje real.




Figura 6.1 a) forma de onda de la tensión real directamente de la línea. b) Oscilograma de la onda después del acople.

6.1.2 Comparación de mediciones de calidad con otros equipos

El segundo de los resultados obtenidos, que se presenta en este capítulo, es una tabla de datos procesados por dos equipos: una proveniente de un equipo de medición marca Power Measurement Inc, del cual se presenta una fotografía en la figura 6.2, y la otra tabla corresponde al equipo de medición diseñado; ambas muestras fueron programadas con intervalos de tiempo iguales, el mismo día y a la misma hora en el edificio del ICE en la Sabana. Con esta tabla se puede confrontar el equipo diseñado con otro que existe en el mercado, véase la tabla 6.1.

Los datos de la tabla que aparecen en color azul corresponden a los del equipo de medición diseñado, y los que se presentan en rojo, pertenecen a los del equipo existente en el mercado. La tabla muestra solamente los datos para uno de los canales.

En la figura 6.3 se muestra un gráfico realizado sobre el mismo eje, con las dos señales, para una comparación más detallada.



Figura 6.2 Fotografía del equipo de medición PMI

Tabla 6.1 Comparación de resultados de la calidad de la energía con dos equipos de medición. Datos de color azul pertenecen al equipo diseñado

Max(V)	Max(V)	Min(V)	Min(V)	Promedio(V)	Ave(V)	hora	fecha
121.7573	119	116.4204	116	119.126	119	14:57:00	12/08/2004
121.6621	120	116.3784	116	119.0365	118	14:58:00	12/08/2004
121.8121	120	116.8518	117	119.3498	119	14:59:00	12/08/2004
121.9949	120	116.3726	116	119.6734	119	15:00:00	12/08/2004
121.7959	119	117.2308	117	119.534	118	15:01:00	12/08/2004
121.5751	120	116.612	116	119.2606	118	15:02:00	12/08/2004
121.6504	119	115.6745	117	119.2239	118	15:03:00	12/08/2004
121.4641	119	116.6116	117	118.7198	118	15:04:00	12/08/2004
121.7298	120	116.9779	117	119.178	118	15:05:00	12/08/2004
121.7127	120	116.7974	118	119.2876	119	15:06:00	12/08/2004
122.1108	120	117.3132	117	119.9728	119	15:07:00	12/08/2004
121.8988	120	117.1663	117	119.5483	119	15:08:00	12/08/2004
121.5974	120	116.756	117	119.458	119	15:09:00	12/08/2004
121.7922	120	117.0404	118	119.5441	119	15:10:00	12/08/2004
122.273	120	117.4054	117	120.0323	119	15:11:00	12/08/2004
121.9072	120	116.9052	117	119.63	119	15:12:00	12/08/2004
122.0011	120	117.3965	117	119.6392	119	15:13:00	12/08/2004
122.1411	120	117.8161	117	119.9162	115	15:14:00	12/08/2004
122.1778	120	21.0679	0	115.207	111	15:15:00	12/08/2004
121.9142	120	117.3222	117	119.707	119	15:16:00	12/08/2004
122.0744	120	117.2311	117	119.6124	119	15:17:00	12/08/2004
122.3585	120	118.1439	118	120.0539	119	15:18:00	12/08/2004
122.0579	120	117.7645	118	119.7811	119	15:19:00	12/08/2004
121.7414	120	117.3438	117	119.4609	119	15:20:00	12/08/2004
122.1275	120	117.2627	118	119.6812	119	15:21:00	12/08/2004
122.4916	120	117.3133	118	120.0548	119	15:22:00	12/08/2004
121.8296	120	117.322	117	119.5954	119	15:23:00	12/08/2004
121.9496	120	116.8801	118	119.5639	119	15:24:00	12/08/2004
121.9699	120	117.8155	117	119.8828	119	15:25:00	12/08/2004
122.024	120	117.1579	117	119.3854	119	15:26:00	12/08/2004
121.8132	120	117.1132	118	119.5377	119	15:27:00	12/08/2004
122.6125	120	117.1763	118	119.7943	119	15:28:00	12/08/2004
122.3114	120	117.7281	118	120.0684	119	15:29:00	12/08/2004
122.1432	120	117.4392	118	120.1845	119	15:30:00	12/08/2004
122.0111	120	117.3419	118	119.6093	119	15:31:00	12/08/2004
122.3133	120	117.2099	117	119.7422	119	15:32:00	12/08/2004
121.5537	120	116.5546	118	119.3103	119	15:33:00	12/08/2004
122.0658	120	117.3947	117	119.618	119	15:34:00	12/08/2004
121.5216	119	116.3889	117	119.1179	118	15:35:00	12/08/2004
121.8006	120	116.8645	117	119.4432	119	15:36:00	12/08/2004




Figura 6.3 Gráfico de los valores rms de dos equipos en el mismo eje

6.2 Análisis

6.2.1 Etapa de acople

La figura 6.1 indica la comparación entre la señal original del voltaje y la señal de salida aislada por la etapa de acople óptico; en esta figura puede verse que la señal es similar en varios aspectos, como los siguientes: presentan la misma frecuencia, no se ha desfasado y muestran la misma deformación en la parte de mayor amplitud, proveniente de la forma de onda.

El problema encontrado en la figura 6.1, es que no pueden analizarse eventos ocurridos sobre la forma de onda directamente, porque el equipo almacena los valores rms de la señal, desechando los valores de voltaje que conforman la onda.

La etapa de acople, además de la separación de las tierras, cumplen con el propósito de atenuar la amplitud de la señal del voltaje a valores alrededor de los 3 Vpp, pues el microcontrolador posee una capacidad de muestreo entre los 0V y los 5V. El circuito integrado de la Texas Instruments empleado para realizar la tarea de acople, presenta la gran ventaja de que su salida depende de su entrada por el divisor de voltaje conectado directamente a la fuente alterna, como puede observarse en la figura 5.10. Las resistencias de este divisor fueron entonces calculadas de manera que el voltaje tuviera una magnitud cercana a los 3Vpp, para dejarle un buen margen y prevenir los eventos como los sag y swell, los cuales disminuyen o aumentan el voltaje; con este margen la etapa de acople no puede saturarse.

6.2.2 Comparación de mediciones de calidad con otros equipos

En la tabla 6.2, pueden analizarse o compararse los resultados obtenidos el día 8 de noviembre de 2004, cuyas mediciones inician a las 14:57:00. Éstas, de los mínimos y los máximos, difieren ligeramente debido a que el equipo existente en el mercado no muestra resultados con decimales, mientras que el equipo diseñado sí los indica, como puede verse en la tabla mencionada.

En la figura 6.3 únicamente se introducen los datos de los valores promedio de las señales rms, y puede observarse cómo el trazo de las dos líneas lleva el mismo sentido y las mismas ondulaciones, con lo cual se demuestra que las fluctuaciones fueron evidentemente de las señales y no de los equipos.

En la figura 6.3 también puede contemplarse la simulación de una interrupción la cual fue provocada, y se aprecia cómo ambos equipos la detectaron con exactitud.

CAPÍTULO 7

CONCLUSIONES Y RECOMENDACIONES

7.1 Conclusiones

- a. El equipo no reporta eventos de una duración menor a los 16ms
- b. La velocidad del microcontrolador no es suficiente para evitar la pérdida de información de algunos ciclos durante el procesamiento de los datos.
- c. El equipo diseñado detecta correctamente los eventos sag, swell e interrupciones hasta de 1 ciclo de duración.
- d. El software diseñado para la tarjeta de desarrollo procesa correctamente la información de cada ciclo, lo cual ofrece resultados verdaderos y confiables acerca de la calidad de la energía.
- e. El software de la PC recibe correctamente la información enviada por la tarjeta de desarrollo, por lo tanto establece una comunicación correcta entre los dos dispositivos.
- f. El software de la PC almacena correctamente los resultados en una base en Microsoft Access, para ser utilizados en cualquier tipo de aplicación o reporte.

7.2 Recomendaciones

- a. Los equipos de medición de energía eléctrica deben implementarse con DSP para que la velocidad de procesamiento matemático sea lo suficientemente rápida.
- b. Si se utiliza el mismo microcontrolador se debe aumentar la frecuencia del oscilador hasta 150MHz

BIBLIOGRAFÍA

- [1] Beitel & Beitel, **Como Programar en C++**, México, 1999
- [2] Esteven C. Chapra, **Métodos numéricos Para Ingenieros**, México, 1999
- [3] Roger C. Dugan, Mark F. McGranaghan, Surya Santoso H. Wayne Beaty, **Electrical Power Systems Quality..** USA, 2003.
- [4] Motorola, **MPC555/MPC556 USER MANUAL**, Revised 15 October 2000.
- [5] PHYTEC Technology Holding company, **Development Board for phyCORE-MPC555 PCM-995 Hardware Manual**, Edition February 2004
- [6] Burr-Brown Products from Texas Instruments, **Presicion Lowest-Cost ISOLATION AMPLIFIER ISO124 manual**, U.S.A. December 2000.
- [7] Burr-Brown Products from Texas Instruments, **Miniature, 1W Isolated UNREGULATED DC/DC CONVERTERS manual**, U.S.A. December 2000.

Enlaces de Internet

- [7] Borland[en línea]: Librerías para Delphi 5[Estados Unidos].
<<http://www.borland.com/>> [Consulta noviembre 2004].
- [8] Metrowerks[en línea]: Documentación y software CodeWarrior[Estados Unidos]. <<http://www.metrowerks.com/>> [Consulta octubre 2004].

[9] Motorola[en línea]: Documentación del microcontrolador mpc555. [Estados Unidos]. <<http://www.motorola.com/>> [Consulta setiembre 2004].

[10] phyTEC[en línea]: Documentación de las tarjetas de desarrollo. [Estados Unidos]. <<http://www.phytec.com/>> [Consulta octubre 2004].

[11] Texas Instrument[en línea]: Documentación de los acopladores ópticos.[Estados Unidos]. < <http://www.ti.com/>> [Consulta setiembre 2004].

APÉNDICES Y ANEXOS

Apéndice A1 Glosario de términos y abreviaturas

ARESEP	Autoridad reguladora de servicios públicos.
AR-NTCV	Norma reguladora de la energía eléctrica proveniente de la ARESEP.
CodeWarrior	Software especializado para la programación de tarjetas de desarrollo y microcontroladores de gran cantidad de marcas.
DCP0115	Circuito integrado de la Texas Instrument que realiza la función de convertir de CD a CD para realizar un aislamiento de fuentes de CD.
DSP	Procesamiento digital de señales o procesador digital de señales.
IRQ	Interrupción que se le hace a un microcontrolador por medios externos, como por ejemplo por pines de propósito general.

ISO124	Circuito integrado de la Texas Instrument que realiza la función de aislar óptimamente dos etapas con tierras diferentes.
MOLEX	Conector especializado que sirve de comunicación entre la tarjeta de desarrollo y la tarjeta integrada que contiene el microcontrolador.
PCM-995	Nombre o modelo de la tarjeta de desarrollo de la empresa phyTEC.
PIT	Timer programable que ocasiona interrupciones.
PhyTEC	Empresa encargada de integrar microcontroladores de diversas marcas en tarjetas de desarrollo.
RTC	Reloj de tiempo real.
SAG	Hueco o caída en la señal del voltaje de línea a neutro en las líneas de baja tensión.
SWELL	Pico o incremento en la señal de voltaje de línea a neutro en las líneas de baja tensión.
UEN	Unidad estratégica de negocios.

Apéndice A2 Descripción de la empresa

El Instituto Costarricense de Electricidad(ICE) fue creado por el Decreto - Ley No.449 del 8 de abril de 1949 como una institución autónoma, con personalidad jurídica y patrimonio propio. Está dotado de plena autonomía e independencia administrativa, técnica y financiera. Al ICE le corresponde, por medio de sus empresas, desarrollar, ejecutar, producir y comercializar todo tipo de servicios públicos de electricidad y telecomunicaciones, así como actividades o servicios complementarios a estos.

Como objetivos primarios el ICE debe desarrollar, de manera sostenible, las fuentes productoras de energía existentes en el país y prestar el servicio de electricidad. A su vez, se encarga de desarrollar y prestar los servicios de telecomunicaciones, con el fin de promover el mayor bienestar de los habitantes del país y fortalecer la economía nacional.

Su creación fue el resultado de una larga lucha de varias generaciones de costarricenses que se preocuparon por solucionar, definitivamente, los problemas de la escasez de energía eléctrica presentada en los años 40 y en apego de la soberanía nacional, en el campo de la explotación de los recursos hidroeléctricos.

La misión del ICE es:

"Servir a los mercados de la industria eléctrica y de las telecomunicaciones e información, con niveles de competitividad internacional, a través de un enfoque de multiservicios y aplicaciones, para satisfacer las crecientes y variadas necesidades de los clientes, manteniendo una posición de liderazgo en los nuevos segmentos de estas industrias y segmentos asociados, de acuerdo con el marco jurídico vigente".

El presidente del ICE es Pablo Cob, el gerente general está vacante, y el gerente del área donde se realizará el proyecto es Carlos Obregón Quesada.

El proyecto se realizará en la UEN(Unidad Estratégica de Negocios) de “Servicio al cliente” pero específicamente en la distribución de energía eléctrica del área de calidad.

En el área de calidad trabajan 27 personas y consta de 6 ingenieros, dos en Mantenimiento Industrial, otro Civil y tres ingenieros Eléctricos, entre estos últimos está el encargado del proyecto, Ing. Leslie González.

El proyecto se realizará en las oficinas centrales del Instituto Costarricense de Electricidad en Sabana Oeste, en el sexto piso. En este lugar están ubicadas las oficinas del Ingeniero encargado del proyecto.

En este edificio será implementada una oficina, con el equipo necesario para realizar todo tipo de pruebas en el desarrollo del proyecto; además se contará con una PC con servicio de Internet para las investigaciones del DSP adecuado, asimismo de una serie de accesorios que serán necesitados para la adecuada finalización del proyecto.

Anexo B1 Hojas de datos más relevantes del ISO124

Precision Lowest-Cost ISOLATION AMPLIFIER

FEATURES

- 100% TESTED FOR HIGH-VOLTAGE BREAKDOWN
- RATED 1500Vrms
- HIGH IMR: 140dB at 60Hz
- 0.010% max NONLINEARITY
- BIPOLAR OPERATION: $V_O = \pm 10V$
- DIP-16 AND SO-28
- EASE OF USE: Fixed Unity Gain Configuration
- $\pm 4.5V$ to $\pm 18V$ SUPPLY RANGE

DESCRIPTION


The ISO124 is a precision isolation amplifier incorporating a novel duty cycle modulation-demodulation technique. The signal is transmitted digitally across a 2pF differential capacitive barrier. With digital modulation, the barrier characteristics do not affect signal integrity, resulting in excellent reliability and good high-frequency transient immunity across the barrier. Both barrier capacitors are imbedded in the plastic body of the package.

The ISO124 is easy to use. No external components are required for operation. The key specifications are 0.010% max nonlinearity, 50kHz signal bandwidth, and $200\mu V/^\circ C$ V_{OS} drift. A power supply range of $\pm 4.5V$ to $\pm 18V$ and quiescent currents of $\pm 5.0mA$ on V_{S1} and $\pm 5.5mA$ on V_{S2} make these amplifiers ideal for a wide range of applications.

The ISO124 is available in DIP-16 and SO-28 plastic surface mount packages.

APPLICATIONS

- INDUSTRIAL PROCESS CONTROL: Transducer Isolator, Isolator for Thermocouples, RTDs, Pressure Bridges, and Flow Meters, 4-20mA Loop Isolation
- GROUND LOOP ELIMINATION
- MOTOR AND SCR CONTROL
- POWER MONITORING
- PC-BASED DATA ACQUISITION
- TEST EQUIPMENT



ABSOLUTE MAXIMUM RATINGS⁽¹⁾

Supply Voltage	±18V
V _{IN}	±100V
Continuous Isolation Voltage	1500Vrms
Junction Temperature	+150°C
Storage Temperature	+125°C
Lead Temperature (soldering, 10s)	+300°C
Output Short to Common	Continuous

NOTE: (1) Stresses above these ratings may cause permanent damage. Exposure to absolute maximum conditions for extended periods may degrade device reliability.



ELECTROSTATIC DISCHARGE SENSITIVITY

This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.


ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

PACKAGE/ORDERING INFORMATION

PRODUCT	PACKAGE-LEAD	PACKAGE DESIGNATOR ⁽¹⁾	SPECIFIED TEMPERATURE RANGE	PACKAGE MARKING	ORDERING NUMBER	TRANSPORT MEDIA, QUANTITY
ISO124P	Plastic DIP-16	NVF	-25°C to +85°C	ISO124P	ISO124P	Rails, 50
ISO124U	Plastic SO-28	DVA	-25°C to +85°C	ISO124U	ISO124U	Rails, 28
"	"	"	"	ISO124U	ISO124U/1K	Tape and Reel, 1000

NOTE: (1) For the most current specifications and package information, refer to our web site at www.ti.com.

PIN CONFIGURATIONS



ELECTRICAL CHARACTERISTICS







At $T_A = +25^\circ\text{C}$, $V_{S1} = V_{S2} = \pm 15\text{V}$, and $R_L = 2\text{k}\Omega$, unless otherwise noted.

PARAMETER	CONDITIONS	ISO124P, U			UNITS
		MIN	TYP	MAX	
ISOLATION Rated Voltage, continuous ac 60Hz 100% Test ⁽¹⁾ Isolation Mode Rejection Barrier Impedance Leakage Current at 60Hz	1s, 5pc PD 60Hz $V_{ISO} = 240\text{Vrms}$	1500 2400	140 $10^{14} \parallel 2$ 0.18	0.5	Vac Vac dB $\Omega \parallel \text{pF}$ μArms
GAIN Nominal Gain Gain Error Gain vs Temperature Nonlinearity ⁽²⁾	$V_O = \pm 10\text{V}$		1 ± 0.05 ± 10 ± 0.005	± 0.50 ± 0.010	V/V %FSR ppm/ $^\circ\text{C}$ %FSR
INPUT OFFSET VOLTAGE Initial Offset vs Temperature vs Supply Noise			± 20 ± 200 ± 2 4	± 50	mV $\mu\text{V}/^\circ\text{C}$ mV/V $\mu\text{V}/\sqrt{\text{Hz}}$
INPUT Voltage Range Resistance		± 10	± 12.5 200		V k Ω
OUTPUT Voltage Range Current Drive Capacitive Load Drive Ripple Voltage ⁽³⁾		± 10 ± 5	± 12.5 ± 15 0.1 20		V mA μF mVp-p
FREQUENCY RESPONSE Small-Signal Bandwidth Slew Rate Settling Time 0.1% 0.01% Overload Recovery Time	$V_O = \pm 10\text{V}$		50 2 50 350 150		kHz V/ μs μs μs μs
POWER SUPPLIES Rated Voltage Voltage Range Quiescent Current: V_{S1} V_{S2}		± 4.5	± 15 ± 5.0 ± 5.5	± 18 ± 7.0 ± 7.0	V V mA mA
TEMPERATURE RANGE Specification Operating Storage Thermal Resistance, θ_{JA} θ_{JC}		-25 -25 -40	100 65	+85 +85 +125	$^\circ\text{C}$ $^\circ\text{C}$ $^\circ\text{C}$ $^\circ\text{C}/\text{W}$ $^\circ\text{C}/\text{W}$

NOTES: (1) Tested at 1.6 X rated, fail on 5pC partial discharge. (2) Nonlinearity is the peak deviation of the output voltage from the best-fit straight line. It is expressed as the ratio of deviation to FSR. (3) Ripple frequency is at carrier frequency (500kHz).

TYPICAL CHARACTERISTICS

At $T_A = +25^\circ\text{C}$, and $V_S = \pm 15\text{V}$, unless otherwise noted.






FIGURE 8. Isolated Power Line Monitor.

Anexo B2 Hojas de datos más relevantes del DCP0115



Burr-Brown Products
from Texas Instruments



DCP01B Series

www.ti.com

Miniature, 1W Isolated UNREGULATED DC/DC CONVERTERS

FEATURES

- UP TO 85% EFFICIENCY
- THERMAL PROTECTION
- DEVICE-TO-DEVICE SYNCHRONIZATION
- SHORT CIRCUIT PROTECTION
- EN55022 CLASS B EMC PERFORMANCE
- UL1950 RECOGNIZED COMPONENT
- JEDEC PDIP-14 AND GULL-WING PACKAGES


APPLICATIONS

- POINT-OF-USE POWER CONVERSION
- GROUND LOOP ELIMINATION
- DATA ACQUISITION
- INDUSTRIAL CONTROL AND INSTRUMENTATION
- TEST EQUIPMENT

DESCRIPTION

The DCP01B series is a family of 1W, unregulated, isolated DC/DC converters. Requiring a minimum of external components and including on-chip device protection, the DCP01B series provides extra features such as output disable and synchronization of switching frequencies.

The use of a highly integrated package design results in highly reliable products with a power density of 40W/in³ (2.4W/cm³). This combination of features and small size makes the DCP01B suitable for a wide range of applications.





Copyright © 2000, Texas Instruments, Incorporated

SBVS012A

Printed in U.S.A. December, 2000

Instituto Tecnológico de Costa Rica
Escuela de Ingeniería en Electrónica

76

SPECIFICATIONS

At $T_A = +25^\circ\text{C}$, unless otherwise specified.

PARAMETER	CONDITIONS	DCP01B SERIES			UNITS
		MIN	TYP	MAX	
OUTPUT Power Ripple Voltage vs Temp	100% Full Load O/P Capacitor = $1\mu\text{F}$, 50% Load Room to Cold Room to Hot		0.97 20 0.046 0.016		W mVp-p %/°C %/°C
INPUT Voltage Range on V_S		-10		10	%
ISOLATION Voltage	1s Flash Test 60s Test, UL1950 ⁽¹⁾	1 1			kVrms kVrms
LINE Regulation			1		%/1% of V_S
SWITCHING/SYNCHRONIZATION Oscillator Frequency (f_{OSC}) Sync Input Low Sync Input Current Disable Time Capacitance Loading on SYNC_{IN} Pin	Switching Frequency = $f_{\text{OSC}}/2$ $V_{\text{SYNC}} = +2\text{V}$ External	0	800 75 2	0.4 3	kHz V μA μs pF
RELIABILITY Demonstrated	$T_A = +55^\circ\text{C}$			75	FITS
THERMAL SHUTDOWN IC Temperature at Shutdown Shutdown Current			150 3		°C mA
TEMPERATURE RANGE Operating		-40		+100	°C

PRODUCT	INPUT VOLTAGE (V)			OUTPUT VOLTAGE (V)			LOAD REGULATION (%)		NO LOAD CURRENT (mA)	EFFICIENCY (%)	BARRIER CAPACITANCE (pF)
	V_S			V_{NOM}					I_Q		C_{ISO}
				75% LOAD ⁽²⁾			10% TO 100% LOAD ⁽³⁾		0% LOAD	100% LOAD	$V_{\text{ISO}} = 750\text{V}_{\text{RMS}}$
	MIN	TYP	MAX	MIN	TYP	MAX	TYP	MAX	TYP	TYP	TYP
DCP010505B	4.5	5	5.5	4.75	5	5.25	19	31	20	80	3.6
DCP010505DB	4.5	5	5.5	± 4.25	± 5	± 5.75	18	32	22	81	3.8
DCP010512B	4.5	5	5.5	11.4	12	12.6	21	38	29	85	5.1
DCP010512DB	4.5	5	5.5	± 11.4	± 12	± 12.6	19	37	40	82	4.0
DCP010515B	4.5	5	5.5	14.25	15	15.75	26	42	34	82	3.8
DCP010515DB	4.5	5	5.5	± 14.25	± 15	± 15.75	19	41	42	85	4.7
DCP011512DB	13.5	15	16.5	± 11.4	± 12	± 12.6	11	39	19	78	2.5
DCP011515DB	13.5	15	16.5	± 14.25	± 15	± 15.75	12	39	20	80	2.5
DCP012405B	21.6	24	26.4	4.75	5	5.25	13	23	14	77	2.5
DCP012415DB	21.6	24	26.4	± 14.25	± 15	± 15.75	10	35	17	76	3.8

NOTES: (1) During UL1950 recognition tests only. (2) 100% Load Current = $1\text{W}/V_{\text{NOM}}$ TYP. (3) Load regulation = $(V_{\text{OUT}} \text{ at } 10\% \text{ Load} - V_{\text{OUT}} \text{ at } 100\% \text{ Load})/V_{\text{OUT}} \text{ at } 75\% \text{ Load}$.

ABSOLUTE MAXIMUM RATINGS

Input Voltage:	
5V Input Models	7V
15V Input Models	18V
24V Input Models	29V
Storage Temperature	-40°C to +125°C
Lead Temperature (soldering, 10s)	270°C

ORDERING INFORMATION


Basic Model Number: 1W Product	DCP01	05	05	(D)	(B)	()
Voltage Input:						
5V In						
Voltage Output:						
5V Out						
Dual Output:						
Model Revision:						
Package Code:						
P = PDIP-14						
P-U = PDIP-14 Gull-Wing						

ELECTROSTATIC DISCHARGE SENSITIVITY


This integrated circuit can be damaged by ESD. Burr-Brown recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

PIN CONFIGURATION (Single-DIP and Gull-Wing)



PIN CONFIGURATION (Dual-DIP and Gull-Wing)



PIN DEFINITION (Single-DIP)

PIN #	PIN NAME	DESCRIPTION
1	V _S	Voltage Input
2	0V	Input Side Common
5	0V	Output Side Common
6	+V _{OUT}	+Voltage Out
7	NC	Not Connected
8	SYNC _{OUT}	Unrectified Transformer Output
14	SYNC _{IN}	Synchronization Pin

PIN DEFINITION (Dual-DIP)

PIN #	PIN NAME	DESCRIPTION
1	V _S	Voltage Input
2	0V	Input Side Common
5	0V	Output Side Common
6	+V _{OUT}	+Voltage Out
7	-V _{OUT}	-Voltage Out
8	SYNC _{OUT}	Unrectified Transformer Output
14	SYNC _{IN}	Synchronization Pin

PACKAGE/ORDERING INFORMATION

PRODUCT	PACKAGE	PACKAGE DRAWING NUMBER	SPECIFIED TEMPERATURE RANGE	PACKAGE MARKING	ORDERING NUMBER ⁽¹⁾	TRANSPORT MEDIA
Single						
DCP010505BP	DIP-14	010-1	-40°C to +100°C	DCP010505BP	DCP010505BP	Rails
DCP010505BP-U	DIP-14 Gull-Wing	010-2	-40°C to +100°C	DCP010505BP-U	DCP010505BP-U/700	Tape and Reel
DCP010512BP	DIP-14	010-1	-40°C to +100°C	DCP010512BP	DCP010512BP	Rails
DCP010512BP-U	DIP-14 Gull-Wing	010-2	-40°C to +100°C	DCP010512BP-U	DCP010512BP-U/700	Tape and Reel
DCP010515BP	DIP-14	010-1	-40°C to +100°C	DCP010515BP	DCP010515BP	Rails
DCP010515BP-U	DIP-14 Gull-Wing	010-2	-40°C to +100°C	DCP010515BP-U	DCP010515BP-U/700	Tape and Reel
DCP012405BP	DIP-14	010-1	-40°C to +100°C	DCP012405BP	DCP012405BP	Rails
DCP012405BP-U	DIP-14 Gull-Wing	010-2	-40°C to +100°C	DCP012405BP-U	DCP012405BP-U/700	Tape and Reel
Dual						
DCP010505DBP	DIP-14	010-1	-40°C to +100°C	DCP010505DBP	DCP010505DBP	Rails
DCP010505DBP-U	DIP-14 Gull-Wing	010-2	-40°C to +100°C	DCP010505DBP-U	DCP010505DBP-U/700	Tape and Reel
DCP010512DBP	DIP-14	010-1	-40°C to +100°C	DCP010512DBP	DCP010512DBP	Rails
DCP010512DBP-U	DIP-14 Gull-Wing	010-2	-40°C to +100°C	DCP010512DBP-U	DCP010512DBP-U/700	Tape and Reel
DCP010515DBP	DIP-14	010-1	-40°C to +100°C	DCP010515DBP	DCP010515DBP	Rails
DCP010515DBP-U	DIP-14 Gull-Wing	010-2	-40°C to +100°C	DCP010515DBP-U	DCP010515DBP-U/700	Tape and Reel
Dual						
DCP011512DBP	DIP-14	010-1	-40°C to +100°C	DCP011512DBP	DCP011512DBP	Rails
DCP011512DBP-U	DIP-14 Gull-Wing	010-2	-40°C to +100°C	DCP011512DBP-U	DCP011512DBP-U/700	Tape and Reel
DCP011515DBP	DIP-14	010-1	-40°C to +100°C	DCP011515DBP	DCP011515DBP	Rails
DCP011515DBP-U	DIP-14 Gull-Wing	010-2	-40°C to +100°C	DCP011515DBP-U	DCP011515DBP-U/700	Tape and Reel
DCP012415DBP	DIP-14	010-1	-40°C to +100°C	DCP012415DBP	DCP012415DBP	Rails
DCP012415DBP-U	DIP-14 Gull-Wing	010-2	-40°C to +100°C	DCP012415DBP-U	DCP012415DBP-U/700	Tape and Reel

NOTE: (1) Models with a slash (/) are available only in Tape and Reel in the quantities indicated (e.g., /700 indicates 700 devices per reel). Ordering 700 pieces of "DCP010505BP-U/700" will get a single 700-piece Tape and Reel.

DCP01B
 SBVS012A



FUNCTIONAL DESCRIPTION

OVERVIEW

The DCP01B offers up to 1W of unregulated output power with a typical efficiency of up to 85%. This is achieved through highly integrated packaging technology and the implementation of a custom power stage and control IC. The circuit design utilizes an advanced BiCMOS/DMOS process.

POWER STAGE

This uses a push-pull, center-tapped topology switching at 400kHz (divide by 2 from 800kHz oscillator).

OSCILLATOR AND WATCHDOG

The onboard 800kHz oscillator generates the switching frequency via a divide by 2 circuit. The oscillator can be synchronized to other DCP01B circuits or an external source, and is used to minimize system noise.

A watchdog circuit checks the operation of the oscillator circuit. The oscillator can be stopped by pulling the SYNC pin LOW. The output pins will be tri-stated. This will occur in 2 μ s.

THERMAL SHUTDOWN

The DCP01B is protected by a thermal shutdown circuit. If the on-chip temperature exceeds 150°C, the device will shut down. Once the temperature falls below 150°C, normal operation will resume.

SYNCHRONIZATION

In the event that more than one DC/DC converter is needed onboard, beat frequencies and other electrical interference can be generated. This is due to the small variations in switching frequencies between the DC/DC converters.

The DCP01B overcomes this by allowing devices to be synchronized to one another. Up to eight devices can be synchronized by connecting the SYNC_{IN} pins together, taking care to minimize the capacitance of tracking. Stray capacitance (> 3pF) will have the effect of reducing the switching frequency, or even stopping the oscillator circuit.

If synchronized devices are used, it should be noted that, at start up, all devices will draw maximum current simultaneously. This can cause the input voltage to dip and should it dip below the minimum input voltage (4.5V), the devices may not start up. A 2.2 μ F capacitor should be connected close to the input pins.

If more than eight devices are to be synchronized, it is recommended that the SYNC_{IN} pins are driven by an external device. Details are contained in a separate applications bulletin (AB-153).

CONSTRUCTION

The DCP01B's basic construction is the same as standard ICs. There is no substrate within the molded package. The DCP01B is constructed using an IC, rectifier diodes, and a wound magnetic toroid on a leadframe. As there is no solder within the package, the DCP01B does not require any special PCB assembly processing. This results in an isolated DC/DC converter with inherently high reliability.

ADDITIONAL FUNCTIONS

DISABLE/ENABLE

The DCP01B can be disabled or enabled by driving the SYNC pin using an open drain CMOS gate. If the SYNC_{IN} pin is pulled low, the DCP01B will be disabled. The disable time depends upon the external loading; the internal disable function is implemented in 2 μ s. Removal of the pull down will cause the DCP01B to be enabled.

Capacitive loading on the SYNC_{IN} pin should be minimized in order to prevent a reduction in the oscillator frequency.

DECOUPLING

Ripple Reduction

The high switching frequency of 400kHz allows simple filtering. To reduce ripple, it is recommended that at least a 1 μ F capacitor is used on V_{OUT}. Dual outputs should both be decoupled to pin 5. A 2.2 μ F low ESR capacitor on the input of the 5V in versions, and a 0.47 μ F low ESR cap on the 24V DCP01B in versions is recommended.




FIGURE 1. Connecting the DCP01B in Series.

Anexo B4 Hojas de datos más relevantes de la tarjeta de desarrollo PCM-995

PHYTEC

Development Board for phyCORE-MPC555 PCM-995

Hardware Manual
PCB 1174.2

Edition February 2004

A product of a PHYTEC Technology Holding company

Development Board for phyCORE-MPC555

The Development Board offers the following features:

- Reset push button, configurable via jumper for different reset signals
- IRQ push button, configurable via jumper for different interrupt signals
- Wake-up push button
- Boot jumper to select internal or external Flash memory
- Jumper to enable the programming voltage for internal Flash memory
- Reset jumper to choose between internal and external reset configuration
- Two software programmable LED's (red/green)
- LED's for power monitoring
- LED to monitor debug or run mode
- Power supply for unregulated input voltage from 7 V to 12 V. It supplies regulated +5 V, +3.3 V for the phyCORE-MPC555. Additional +5 V is created for the VG96 connector.
- VG-96 connector with all I/O signals of the MPC555
- Two standard width pin header rows (3x54) which provide all phyCORE-MPC555 signals
- Two DB-9 sockets for RS-232 interface
- Two DB-9 plugs for two separate CAN interfaces with configurable terminating resistors
- DB-25 plug for BDM interface to support direct connection to a host-PC's printer port
- 2* 5-pin standard width header rows to support 3rd party BDM interfaces

1.1 Block Diagram




Figure 1: Block Diagram of the Development Board

Development Board for phyCORE-MPC555

1.2 Overview




Figure 2: Development Board Overview (Component Side)

Anexo B4 Hojas de datos más relevantes de la tarjeta integrada phyCORE-MPC555

PHYTEC

phyCORE-MPC555

Hardware Manual

Edition April 2003

A product of a PHYTEC Technology Holding company

phyCORE-MPC555

Precise specifications for the controller populating the board can be found in the applicable controller User's Manual or Data Sheet. The descriptions in this manual are based on the MPC555 controller. No description of compatible microcontroller derivative functions is included, as such functions are not relevant for the basic functioning of the phyCORE-MPC555.

The phyCORE-MPC555 offers the following features:

- Single Board Computer in subminiature form factor (72 x 57 mm) according to phyCORE specifications
- All applicable controller and other logic signals extend to two high-density 160-pin Molex connectors
- Processor: Motorola embedded PowerPC MPC555 (40 MHz clock)

- **Internal Features of the MPC555:**
 - 32-bit PowerPC core, 40MHz CPU speed
 - 64-bit Floating Point Unit
 - 26 kByte SRAM; capable of battery buffering
 - 448 kByte FLASH
 - Dual UART/SPI
 - Dual CAN 2.0B
 - Dual TPU with 16 channels each
 - Two 16-bit timer system
 - Eight channel 16-bit PWM system
 - Dual 10-bit ADC (7 μ s) with 32(41) channels (ext. MUX)
 - Multi-Purpose I/O signal
 - JTAG/BDM Test-/Debug Port

- **Memory Configuration¹:**
 - SRAM: 128 kByte to 8 MB Flow-Through Synchronous Burst-RAM, 32-bit access, 0 Wait-States, 2-1-1-1 Burst Mode
 - Flash-ROM: 0 / 512 kBytes/ 1 MB/ 2 MB/ 4 MB, 32-bit width
 - I²C Memory: 4 kByte EEPROM (up to 32 kByte, alternatively I²C FRAM, I²C SRAM)
- I²C Real-Time Clock with calendar and alarm function
- Power-Down/Wake-Up support via RTC, decrementor, or external signal
- Dual UART/SPI port: RS-232 transceiver for both channels (RxD/TxD); also configurable as TTL
- Dual CAN port: CAN transceiver 82C251 for both channels; also configurable as TTL
- JTAG/BDM test-/debug port
- Available in standard (0...+70°C) and industrial (-40...+85°C) temperature ranges

¹: For more information about additional configurations see the PHYTEC product catalog

phyCORE-MPC555

1.1 Block Diagram




Figure 1: Block Diagram *phyCORE-MPC555*