https://hdl.handle.net/2238/10535 Thu, 28 May 2026 12:33:22 GMT 2026-05-28T12:33:22Z https://hdl.handle.net/2238/16505 Desarrollo de un sistema de control de bajo costo para la asistencia de personas con movilidad severamente limitada Céspedes-Sandí, Allan Alberto El proyecto denominado "Look2Control" consiste en el desarrollo de un sistema de control accesible y de bajo costo para personas con movilidad severamente limitada, utilizando tecnologías como el rastreo ocular mediante cámara y la plataforma ESP8266. El sistema proporciona una interfaz gráfica intuitiva que permite a los usuarios controlar dispositivos como luces, sonido y motores específicos mediante comandos visuales, transmitidos a través de Wi-Fi. La interfaz se adapta a las necesidades del usuario, garantiza un control eficiente y aborda una necesidad crítica en la accesibilidad tecnológica con una solución efectiva y fácil de usar para la gestión del entorno de personas con movilidad reducida.; The project named "Look2Control" consists in the development of an accessible and lowcost control system for individuals with severe mobility limitations, using technologies such as eye tracking via camera and the ESP8266 platform. The system provides an intuitive graphical interface that allows users to control devices such as lights, sound, and specific motors through visual commands transmitted over a Wi-Fi network. The interface is adapted to user needs, ensures efficient control, and addresses a critical need in technological accessibility through an effective and easy-to-use solution for managing the environment of individuals with reduced mobility. Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2025.; Esta tesis cumple con el objetivo ODS 3: asegurar una vida sana y promover el bienestar de todas las personas en todas las edades. Meta d: reforzar la capacidad de todos los países, en particular los países en desarrollo, en materia de alerta temprana, reducción de riesgos y gestión de los riesgos para la salud nacional y mundial. Tue, 01 Jul 2025 00:00:00 GMT https://hdl.handle.net/2238/16505 2025-07-01T00:00:00Z https://hdl.handle.net/2238/16497 Diseño de un módulo periférico de protocolo I2C para microcontroladores RISC-V Porras-Villarreal, Sebastián En este reporte se presenta los resultados obtenidos sobre el diseño, implementación y validación de un módulo periférico de protocolo I2C para microcontroladores RISC-V, desarrollado en SystemVerilog y sintetizado con un PDK de 65 nm de TSMC. El flujo de diseño contempló la cración de dos FSM, una para el maestro y otra para el esclavo, verificadas inicialmente en testbenches independientes y posteriormente integradas al bus de datos de SIWA para demostrar operaciones de lectura y escritura correctas. Para la implementación física, se emplearon las herramientas VCS, Verdi en la fase de verificación RTL, y Fusion Compiler para la generación de layout seguido de análisis DRC y evaluación de potencia, área y timings.; This report presents the results obtained from the design, implementation, and validation of an I²C-protocol peripheral module for RISC-V microcontrollers, developed in SystemVerilog and synthesized using a TSMC 65 nm PDK. The design flow included creating two finite-state machines—one for the master and one for the slave—which were first verified in independent testbenches and then integrated into the SIWA data bus to demonstrate correct read and write operations. For the physical implementation, VCS and Verdi were used during RTL verification, and Fusion Compiler handled layout generation followed by DRC analysis and evaluation of power, area, and timing. Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2025. Sun, 29 Jun 2025 00:00:00 GMT https://hdl.handle.net/2238/16497 2025-06-29T00:00:00Z https://hdl.handle.net/2238/15733 Optimización de un acelerador para multiplicación matricial mediante computación aproximada Cerdas-Mora, Carlos Adrián La Inteligencia Artificial (IA) ha transformado la tecnología, al mejorar la eficiencia en diversas industrias. Sin embargo, las aplicaciones de IA requieren un alto rendimiento computacional, lo que plantea desafíos de recursos y consumo energético. Los aceleradores de hardware especializados, como los de multiplicación de matrices, mejoran el rendimiento y la eficiencia energética. El trabajo se enfoca en investigación y puesta en práctica de técnicas para computación aproximada, como el truncamiento y la cuantización, con optimización en la multiplicación de matrices en sistemas de IA. El objetivo es conocer la mejor aproximación que equilibre eficiencia y precisión de los recursos disponibles para 4 distintos niveles de profundidad en cada tipo de diseño. En particular, la aproximación conjunta con 4 bits mostró ser la mejor opción entre todas las configuraciones evaluadas. Este diseño maximiza la eficiencia computacional y mantiene un nivel de error aceptable, lo que la convierte en una opción ideal para diversas aplicaciones que requieren un buen equilibrio entre rendimiento y precisión, como en sistemas embebidos o dispositivos de bajo consumo.; Artificial Intelligence (AI) has transformed technology by improving efficiency in various industries. However, AI applications require high computational performance, which poses resource and power consumption challenges. Specialized hardware accelerators, such as matrix multiplication accelerators, improve performance and energy efficiency. The work focuses on investigating and evaluating approximate computing techniques, such as truncation and quantization, to optimize matrix multiplication in AI systems. The objective is to find the best approximation that balances efficiency and accuracy as a function of available resources for 4 different depth levels in each type of approximation. In particular, the joint approximation with 4 bits was shown to be the best choice among all the evaluated configurations. This combination maximizes computational efficiency and maintains an acceptable error level, making it an ideal choice for various applications that require a good balance between performance and accuracy, such as in embedded systems or low-power devices. Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2024. Fri, 15 Nov 2024 00:00:00 GMT https://hdl.handle.net/2238/15733 2024-11-15T00:00:00Z https://hdl.handle.net/2238/15270 Implementación en FPGA de un sistema para el almacenamiento y transmisión de datos provenientes de una unidad de adquisición de señales de sensores cardiacos magnéticos Morales-Zamora, Carlos Andrey Este documento aborda la problemática sobre el manejo de grandes volúmenes de da tos biomédicos, específicamente señales cardiacas, para su almacenamiento y transmisión prolongados. El objetivo principal fue diseñar e implementar un sistema en FPGA que permitiera el almacenamiento y transmisión en tiempo real de los datos biomédicos, man teniendo la integridad de los datos. Se comparó el rendimiento del sistema propuesto con dispositivos comerciales, destacando las ventajas del diseño personalizado. De esta forma, para el desarrollo de este documento, se diseñaron dos sistemas indepen dientes. El primer sistema gestiona el almacenamiento de los datos crudos con una tasa de escritura de 100 Mbps en una tarjeta microSD SDXC. El segundo sistema transmite a 10 Mbps los datos procesados mediante SPI hacia un convertidor serial a USB 2.0 lo que facilita la transferencia a un computador. Ambos diseños fueron implementados cargando los bitstreams de los sistemas en una FPGA. Los resultados confirmaron que el sistema de almacenamiento alcanza una tasa de trans ferencia de 100 Mbps con pruebas exitosas que resultaron en 7.2 GB de datos crudos almacenados. El sistema de transmisión demostró una configuración adecuada del con vertidor como controlador SPI y la capacidad de la unidad de hardware para transferir datos a 10 Mbps. Además, se verificó que la computadora captura y almacena los datos procesados correctamente en un archivo binario de 114 MB. El sistema en FPGA desarrollado demuestra ser una solución robusta y eficiente para el desafío de transmitir y almacenar grandes cantidades de datos biomédicos. Puesto que con tasas de escritura de 100 Mbps y transmisión de 10 Mbps, el sistema no solo cumple con los objetivos de rendimiento, sino que también supera a los dispositivos existentes en el mercado. Este representa un avance significativo en la gestión de señales cardiacas, ya que garantiza la integridad de los datos en aplicaciones críticas. Los resultados respaldan la propuesta e incentivan a futuras investigaciones.; This paper addresses the problem of handling large volumes of biomedical data, specifically cardiac signals, for long-term storage and transmission. The main objective was to design and implement an FPGA system that would allow real-time storage and transmission of biomedical data while maintaining data integrity. The performance of the proposed system was compared with commercial devices, highlighting the advantages of the custom design. For the development of this paper, two independent systems were designed: the first one manages the storage of the raw data, with a write rate of 100 Mbps on a microSD SDXC card, and the second system transmits at 10 Mbps the processed data via SPI to a serial to USB 2.0 converter, facilitating the transfer to a computer. Both designs were implemented by loading the system’s bitstreams onto an FPGA. The results confirmed that the storage system achieves a transfer rate of 100 Mbps with successful tests resulting in 7.2 GB of raw data stored. The transmission system demons trated proper configuration of the converter as an SPI controller and the the hardware unit’s ability to transfer data at 10 Mbps. In addition, the computer was verified to capture and store the processed data correctly in a 114 MB binary file. The developed FPGA system proves to be a robust and efficient solution to the challenge of transmitting and storing large amounts of biomedical data. With write rates of 100 Mbps and transmission rates of 10 Mbps, the system not only meets performance targets, but also surpasses existing devices on the market. It represents a significant advance in cardiac signal management, ensuring data integrity in critical applications. The results support the proposal and encourage future research. Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2024 Thu, 13 Jun 2024 00:00:00 GMT https://hdl.handle.net/2238/15270 2024-06-13T00:00:00Z