Creación de un ambiente de verificación usando UVM para un bus AXI4-Lite para una arquitectura RISC-V de 32 bits - Rivera-Arrieta, Irene Beatriz (Instituto Tecnológico de Costa Rica, 2018)
Dentro del area de desarrollo de nuevas tecnolog as existe la gran necesidad de poder demostrar que el dise~no se encuentra sin fallas y completamente funcional. Esto es vital y de extrema importancia cuando estas nuevas tecnolog as se encuentran enfocadas en el area de la medicina, como es el caso de este proyecto. El Tecnol ogico de Costa Rica en conjunto con otras universidades y empresas m edicas se encuentran desarrollando un microprocesador para implantes m edicos. Parte del dise~no del microprocesador incluye un bus de datos AXI4- Lite, por lo que se requiere de veri caci on. El proceso de veri caci on es de larga duraci on y extensivo, este proyecto crea los inicios de la veri caci on para el AXI4-Lite. Se desarrollaron el ambiente de veri caci on, un modelo de referencia robusto y pruebas para dar un an alisis al funcionamiento de dicho bus.
Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería electrónica, 2018.
Keywords: AXI4-Lite; Metodología; Verificación; RISC-V; Systemverilog; Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics::Electronics