

**INSTITUTO TECNOLÓGICO DE COSTA RICA**

**ESCUELA DE INGENIERÍA EN ELECTRÓNICA**

**Prototipo de patrón de voltaje para calibrar instrumentos medidores de  
calidad de energía.**

**Informe de Proyecto de Graduación para optar por el título de Ingeniero en  
Electrónica con el grado académico de Licenciatura**

**Rolando López León**

**Cartago, Agosto del 2008**

**INSTITUTO TECNOLÓGICO DE COSTA RICA**  
**ESCUELA DE INGENIERÍA ELECTRÓNICA**  
**PROYECTO DE GRADUACIÓN**  
**TRIBUNAL EVALUADOR**

Proyecto de Graduación defendido ante el presente Tribunal Evaluador como requisito para optar por el título de Ingeniero en Electrónica con el grado académico de Licenciatura, del Instituto Tecnológico de Costa Rica.

Miembros del Tribunal



Ing. Carlos Badilla Corrales

Profesor lector




Ing. Marvin Hernández Cisneros

Profesor lector



**TEC**  
Instituto Tecnológico de Costa Rica  
Escuela de Ingeniería Electrónica



Ing. Sergio A. Morales Hernández

Profesor asesor

Los miembros de este Tribunal dan fe de que el presente trabajo de graduación ha sido aprobado y cumple con las normas establecidas por la Escuela de Ingeniería Electrónica.

Cartago, 18 Agosto del 2008

## **Declaratoria de Autenticidad**

Declaro que el presente Proyecto de Graduación ha sido realizado enteramente por mi persona, utilizando y aplicando literatura referente al tema e introduciendo conocimientos propios.

En los casos en que he utilizado bibliografía, he procedido a indicar las fuentes mediante las respectivas citas bibliográficas.

En consecuencia, asumo la responsabilidad total por el trabajo de graduación realizado y por el contenido del correspondiente informe final.

Cartago, Agosto del 2008



---

Rolando López León

Céd: 1-11970020

## RESUMEN

El proyecto tratado en este informe se ubica dentro del campo de aplicación de la metrología eléctrica, específicamente aplicado a la medición de la calidad de energía eléctrica. El Laboratorio Metrológico de Variables Eléctricas LMVE del ICE, lugar donde se dio el desarrollo del proyecto en cuestión, carece de un método directo para llevar a cabo calibraciones a equipos medidores de calidad de energía. Lamentablemente los equipos capaces de realizar dicha tarea se encuentran en el mercado por un precio mayor a los \$30000. Lo anterior, sumado al hecho de que dichos equipos requieren un mantenimiento y calibraciones propias que sólo se pueden realizar en el exterior, hacen que el tiempo efectivo con el que el LMVE pueda contar con estos equipos sea considerablemente reducido. Mediante la generación de un patrón de voltaje que consta de una componente fundamental a 60Hz y hasta 30 armónicos de amplitud variable, se propicia al LMVE con una herramienta de calibración de instrumentos medidores de calidad de energía en las funciones correspondientes a la distorsión armónica presente en la red de distribución eléctrica.

Los resultados, conclusiones y recomendaciones derivadas del proyecto marcarán un norte en lo que respecta a la adquisición de nuevas tecnologías y puesta en marcha de futuros proyectos enmarcados dentro del campo de la calibración en energía eléctrica.

**Palabras clave:** distorsión armónica, DFT compleja, espectros de Fourier, cuantificación, muestreo, dither, moldeo de ruido, convolución, error de cuantificación, SNR, teorema de Nyquist, retenedor de orden cero, circuito Sallen-Key.

## ABSTRACT

The project treated in this report is located within the field of application of the electrical metrology, specifically applied to electrical energy quality measurement. The Laboratorio Metrológico de Variables Eléctricas LMVE from ICE, place where the development of the project at issue took place, lacks of a direct method to carry out calibration procedures to electrical energy quality measuring equipment. Regrettably, the kind of equipment able to make this task can be found in the market with prices over \$30000. Because of the previous and, adding the fact that this equipment requires maintenance and self calibrations that can only be made in foreign countries, the effective time on which the LMVE can count on these equipment is considerably reduced. By means of the generation of a voltage pattern that consists of a fundamental component of 60Hz and up to 30 overtones of variable amplitude, the LMVE is provided with a calibration tool for electrical energy quality measuring instruments within functions corresponding to harmonic distortions found on the electric distribution network.

The results, conclusions and recommendations derived from the development of the project will set the guide lines with regard to the acquisition of new technologies and beginning of future projects framed within the field of electrical energy calibration.

**Key words:** harmonic distortion, complex DFT, Fourier spectra, quantization, sampling, dither, noise shaping, convolution, quantization error, SNR, Nyquist theorem, zero order hold, Sallen-Key circuit.

## **DEDICATORIA**

*El presente trabajo lo dedico a mis padres, María Adelia León y Luis Fernando López, por el cariño, el apoyo, la constante motivación, y por su presencia en todo momento a lo largo de esta travesía, sobre todo en aquellos que fueron los más difíciles.*

# ÍNDICE GENERAL

<b>CAPÍTULO 1. INTRODUCCIÓN</b> .....	11
1.1 Entorno del Proyecto .....	11
1.2 Problema existente e importancia de la solución .....	12
1.3 Solución seleccionada.....	14
<b>CAPÍTULO 2. META Y OBJETIVOS</b> .....	16
2.1 Meta.....	16
2.2 Objetivo General.....	16
2.3 Objetivos Específicos .....	16
<b>CAPÍTULO 3. MARCO TEÓRICO</b> .....	18
3.1 Descripción general del sistema.....	18
3.2 Transformada Discreta Compleja de Fourier. ....	20
3.2.1 La DFT Real.....	20
3.2.2 La DFT Compleja.....	20
3.3 Cuantificación.....	23
3.3.1 Muestreo, cuantificación y error de cuantificación .....	23
3.3.2 Relación Señal a Ruido (SNR).....	24
3.3.3 Sobre muestreo y moldeo de ruido. ....	25
3.3.4 Dither. ....	28
3.4 Procesos de Conversión Digital a Analógico.....	29
3.4.1 Teorema del Muestreo o Teorema de Nyquist. ....	29
3.4.2 Conversión Digital a Analógico. ....	31
3.5 Filtrado Analógico.....	34
<b>CAPÍTULO 4. PROCEDIMIENTO METODOLÓGICO</b> .....	38
4.1 Reconocimiento y definición del problema.....	38
4.2 Obtención y análisis de información .....	39
4.3 Evaluación de alternativas y síntesis de la solución.....	41
4.4 Implementación de la solución.....	42
<b>CAPÍTULO 5. DESCRIPCIÓN DE LA SOLUCIÓN</b> .....	44
5.1 Descripción del software principal. ....	44
5.1.1 Sintetizador de señales multi-tono.....	44
5.1.2 Factor de corrección digital (FCD).....	54

5.1.3	Generador de parámetros comparativos. ....	55
5.1.4	Módulo de moldeo de ruido de cuantificación.....	58
5.1.5	Módulo de generación buferizada. ....	62
5.2	Descripción del software de calibración de la tarjeta DAQ. ....	63
5.2.1	Módulo de verificación de entrada analógica. ....	64
5.2.2	Módulo de verificación de la salida analógica. ....	65
5.2.3	Módulo de verificación de los contadores internos. ....	66
5.2.4	Módulo de ajuste.....	68
5.3	Descripción del hardware. ....	69
<b>CAPÍTULO 6.</b>	<b>ANÁLISIS DE RESULTADOS.....</b>	<b>72</b>
6.1	Resultados Experimentales.....	72
6.2	Análisis de Resultados .....	85
<b>CAPÍTULO 7.</b>	<b>CONCLUSIONES Y RECOMENDACIONES.....</b>	<b>93</b>
7.1	Conclusiones.....	93
7.2	Recomendaciones.....	94
<b>REFERENCIAS BIBLIOGRÁFICAS.....</b>		<b>95</b>
<b>BIBLIOGRAFÍA.....</b>		<b>95</b>
<b>ANEXOS .....</b>		<b>96</b>
ANEXO A.1	Transformada Discreta Real de Fourier.....	96
ANEXO A.2	Conformación de ondas reales a partir del espectro complejo. ....	105
ANEXO A.3	Hojas de Datos (Tarjeta PCI 6024-E) .....	107
ANEXO A.4	“E Series Calibration Procedure” .....	109
<b>APÉNDICES.....</b>		<b>119</b>
APÉNDICE B.1	Interfaces gráficas y módulos de segundo nivel.....	119
APÉNDICE B.2	Artículo de publicación del proyecto. ....	123
APÉNDICE B.3	Afiche del proyecto .....	125
APÉNDICE B.4	Diagramas de primer y segundo nivel (Software principal).....	126
APÉNDICE B.5	Diagramas de primer y segundo nivel (Software de Calibración) .....	132



## ÍNDICE DE FIGURAS

<b>Figura 1.1</b> Medidor de calidad de energía FLUKE 43B, despliegue de medición de armónicos. ....	<b>13</b>
<b>Figura 3.1</b> Diagrama del funcionamiento general del sistema. ....	<b>18</b>
<b>Figura 3.2</b> Espectro complejo de frecuencia de una señal real en el dominio del tiempo.....	<b>22</b>
<b>Figura 3.3.</b> Incertidumbre en cuantificación de señales continuas. ....	<b>23</b>
<b>Figura 3.4</b> Espectro en frecuencia del ruido de cuantificación. ....	<b>25</b>
<b>Figura 3.5</b> Sistema de moldeado de ruido (a) y modelado del ruido de cuantificación (b). ....	<b>26</b>
<b>Figura 3.6</b> Sistema de moldeado de ruido de segundo orden. ....	<b>27</b>
<b>Figura 3.7</b> Comparación de espectros de un señal escalonada sin aplicación de Dither (a), y con aplicación del mismo (b). ....	<b>28</b>
<b>Figura 3.8</b> Etapas de muestreo de una señal de banda limitada. ....	<b>30</b>
<b>Figura 3.9</b> Proceso de conversión digital a analógico. ....	<b>32</b>
<b>Figura 3.10</b> Circuito Sallen-Key modificado; bloque de construcción de filtros activos. ...	<b>34</b>
<b>Figura 3.11</b> Respuestas en frecuencia lineal y logarítmica de los filtros activos. ....	<b>36</b>
<b>Figura 3.12</b> Respuesta al escalón de los filtros Bessel, Butterworth y Chebyshev. ....	<b>37</b>
<b>Figura 5.1</b> Representación (a) e implementación (b) del módulo sintetizador de señales multi-tono. ....	<b>46</b>
<b>Figura 5.2</b> Implementación de la transformada discreta compleja de Fourier directa. ....	<b>47</b>
<b>Figura 5.3</b> Implementación de la transformada discreta compleja de Fourier inversa. ...	<b>49</b>
<b>Figura 5.4</b> Diagrama de flujo del módulo de chequeo de parámetros. ....	<b>50</b>
<b>Figura 5.5</b> Implementación de la verificación del criterio de Nyquist. ....	<b>51</b>
<b>Figura 5.6</b> Ajuste y conformación del espectro complejo previo a la DFT compleja inversa. ....	<b>52</b>
<b>Figura 5.7</b> Representación (a) e implementación (b) del módulo factor de corrección digital. ....	<b>54</b>
<b>Figura 5.8</b> Representación (a) e implementación (b) del módulo generador de parámetros comparativos. ....	<b>56</b>
<b>Figura 5.9</b> Obtención del valor RMS y el porcentaje de presencia de cada armónica.....	<b>58</b>
<b>Figura 5.10</b> Representación (a) e implementación (b) del módulo de moldeado de ruido...	<b>60</b>
<b>Figura 5.11</b> Implementación del módulo de generación buferizada. ....	<b>62</b>
<b>Figura 5.12</b> Implementación de la verificación de la entrada analógica. ....	<b>65</b>
<b>Figura 5.13</b> Implementación de la verificación de la salida analógica. ....	<b>66</b>

<b>Figura 5.14</b>	Implementación de la verificación de los contadores internos. ....	<b>67</b>
<b>Figura 5.15</b>	Implementación del software para el ajuste externo. ....	<b>68</b>
<b>Figura 5.16</b>	Implementación del filtro pasa bajas inversor de 4 polos. ....	<b>70</b>
<b>Figura 6.1</b>	Resultado experimental de la rutina de la DFT compleja directa (a). ....	<b>72</b>
<b>Figura 6.2</b>	Escalones creados por el convertidor digital a analógico para una señal senoidal de 60Hz (a), 900Hz (b) y 1800Hz(c). ....	<b>72</b>
<b>Figura 6.3</b>	Generación de señal senoidal de 200Hz (a) y 10Hz (b) mediante el método punto a punto no buferizado. ....	<b>73</b>
<b>Figura 6.4</b>	Parte del espectro (a) de una señal de 900Hz (b) con una amplitud de Dither de 0.15V.....	<b>73</b>
<b>Figura 6.5</b>	Parte del espectro (a) de la señal de 900Hz (b) del caso anterior sin la aplicación del Dither. ....	<b>74</b>
<b>Figura 6.6</b>	Espectro y SNR de señales senoidales a 60Hz (a), 900Hz (b) y 1800Hz (c).....	<b>74</b>
<b>Figura 6.7</b>	Espectro y SNR de una señal senoidal de 900Hz y 2V de amplitud sin la aplicación de Dither (a) y con la aplicación del mismo (b). ....	<b>75</b>
<b>Figura 6.8</b>	Respuesta del filtro Butterworth a señales de 60 (a), 600 (b), 1200 (c) y 1800 Hz (d). ....	<b>76</b>
<b>Figura 6.9</b>	Respuesta de la etapa total de filtrado a señales de 60 (a), 600 (b), 1200 (c) y 1800 Hz (d). ....	<b>78</b>
<b>Figura 6.10</b>	Espectro de una senoide de 1V de amplitud a través de diferentes etapas de filtrado analógico. ....	<b>80</b>
<b>Figura 6.11</b>	Imágenes en frecuencia de una señal de 1,8KHz generada a 12.6KS/s.....	<b>81</b>
<b>Figura 6.12</b>	Respuesta del filtro Butterworth a un escalón. ....	<b>81</b>
<b>Figura 6.13</b>	Respuesta del filtro Chebyshev a un escalón. ....	<b>82</b>
<b>Figura 6.14</b>	Comprobación de la calibración externa realizada a la tarjeta PCI 6024-E... <b>83</b>	
<b>Figura 6.15</b>	Diagrama de conexión para el ajuste externo de la tarjeta PCI 6024-E. ....	<b>84</b>
<b>Figura 6.16</b>	Generación de un patrón multi-tono con contenido armónico de 5V a 60Hz, 2V a 240Hz y 1V a 1200Hz. ....	<b>85</b>
<b>Figura 6.17</b>	Generación de un patrón multi-tono con contenido armónico de 5V a 60Hz, 3V a 180Hz y 1V a 1800Hz. ....	<b>85</b>

## ÍNDICE DE TABLAS

<b>Tabla 3.1</b> Parámetros para construcción de filtros activos en el circuito Sallen-Key modificado. ....	<b>35</b>
<b>Tabla 5.1</b> Valores de ganancias programables permitidas. ....	<b>64</b>
<b>Tabla 6.1</b> Valores del escalón de voltaje para las señales de 2V de amplitud a distintas frecuencias. ....	<b>75</b>
<b>Tabla 6.2</b> Respuesta del filtro Butterworth para una señal de prueba de 0.7295V RMS. ....	<b>76</b>
<b>Tabla 6.3</b> Respuesta del filtro Chebyshev para una señal de prueba de 0.7295V RMS. ....	<b>77</b>
<b>Tabla 6.4</b> Respuesta del filtro total para una señal de prueba de 0.707V RMS. ....	<b>78</b>
<b>Tabla 6.5</b> Respuesta del sistema con y sin la aplicación del FCD. ....	<b>79</b>
<b>Tabla 6.6</b> Verificación Pre Ajuste de la Entrada Analógica (Canal 0, 5000 S/s). ....	<b>82</b>
<b>Tabla 6.7</b> Verificación Pre Ajuste de las salida analógicas. ....	<b>83</b>
<b>Tabla 6.8</b> Verificación de los contadores. ....	<b>83</b>
<b>Tabla 6.9</b> Verificación Post Ajuste de la Entrada Analógica (Canal 0, 5000 S/s). ....	<b>83</b>
<b>Tabla 6.10</b> Verificación Post Ajuste de las salidas analógicas. ....	<b>84</b>

# CAPÍTULO 1. INTRODUCCIÓN

En la presente sección se hará referencia, en forma muy general, a algunos de los aspectos que enmarcan el inicio, desarrollo y conclusión del proyecto en cuestión, tales como: la existencia del problema, el contexto del mismo, la importancia de su solución y los respectivos enfoques que se dan a la solución. En primera instancia se hará una descripción del entorno del proyecto, es decir, el espacio físico donde se desarrolló dicho proyecto así como las causas de fondo que generan la aparición del problema. Seguidamente se dará a conocer el problema en forma puntual, así como las ramificaciones que se desprenden del mismo a nivel organizacional de la institución donde se desarrolla el proyecto. Luego se mencionará la importancia que acarrea la debida solución del problema y los probables beneficios con los que contará la institución donde se desarrolla el proyecto al darse la finalización del mismo. Por último se hará un breve acercamiento a la forma en que se enfoca la solución, las herramientas utilizadas y las diferentes ramas de la ciencia e ingeniería a las que se acude durante el desarrollo de la misma.

## 1.1 Entorno del Proyecto

El Laboratorio Metrológico de Variables Eléctricas (LMVE) se concibe como un entidad del Instituto Costarricense de Electricidad (ICE), cuya misión es mantener los patrones primarios de las magnitudes físicas fundamentales de naturaleza eléctrica, trazados al Sistema Internacional de Unidades de Medida (SI). Dicha entidad dio inicio a sus labores en marzo de 1997 y recibe su acreditación en noviembre del 2006 por parte del Ente Costarricense de Acreditación (ECA, [www.eca.or.cr](http://www.eca.or.cr)).

El Laboratorio Metrológico de Variables Eléctricas fundamenta el alcance de sus objetivos no sólo en mantener los patrones de las magnitudes eléctricas básicas, sino también, en brindar servicios de calibración que cumplan con una relación de incertidumbre apta para generar soluciones tanto a las necesidades propias del ICE como las de clientes particulares, cumpliendo al mismo tiempo con procedimientos del Sistema de Gestión de Calidad, cuya política se impone a lo interno del LMVE.

Dentro de los servicios que brinda el LMVE se encuentran la medición y generación de voltaje CD en un rango desde los 0.01 voltios hasta los 1000 voltios, medición de resistencias desde los 0.1 ohmios hasta los 200 gigaohmios, medición y generación de corriente en CD desde 0.01 miliamperios hasta 11 amperios, medición y generación de capacitancia en un rango desde 1 picofaradio hasta 1.11111 microfaradios, así como mediciones y generaciones de voltajes y corrientes en CA, entre otros servicios.


En el LMVE se pretende ampliar la cobertura de servicios constantemente hacia otras áreas de la metrología, entre ellas la medición de calidad de energía. Actualmente existen una serie de estándares internacionales concernientes a la medición de calidad de energía, dentro de los cuales se pueden mencionar el IEC 61000-4-30 y el IEEE 1159-1995, los cuales exigen de manera puntual la necesidad de reducir la interferencia en las redes de distribución eléctrica por parte de dispositivos eléctricos y electrónicos. Lo anterior hace imperativo para diferentes ramas de la industria como lo son la industria de electrodomésticos, equipo de iluminación, industrias en donde intervenga el control de motores o generadores e inclusive la industria de la construcción, el poder contar con un equipo especializado a lo largo de sus cadenas de producción, que les permita asegurar que el producto final cumpla con sus parámetros de diseño eléctrico. Parte de este equipo especializado consta de medidores de calidad de energía.

De igual manera el crecimiento y desarrollo tecnológico, demográfico y estructural a lo largo y ancho del territorio nacional presenta un impacto directo a nivel de distribución eléctrica, como sería el aumento en la distorsión de la potencia y la energía, introducida por elementos como las placas catódicas de bombillos fluorescentes, fuentes conmutadas de computadores, entre muchos otros dispositivos que ven un incremento diario en su demanda. Todos estos efectos antes mencionados pueden ser correctamente tratados al contar con equipo especializado que permita diagnosticar irregularidades en la red de distribución eléctrica, como sería los medidores de calidad de energía.

## **1.2 Problema existente e importancia de la solución**

El conocer en la actualidad la calidad de energía consumida en los hogares, puestos de trabajo e industrias implica, más que un capricho, una necesidad, puesto que son las degradaciones a nivel de red de distribución eléctrica, tales como los armónicos, inter-armónicos y efectos como el “flickering” o parpadeo, algunos de los causantes de fallas en equipos electrónicos y eléctricos, así como sobrecargas de los cables de tierras.

Bajo estas condiciones, es de igual importancia a nivel de líneas de producción garantizar al usuario final que el equipo eléctrico o electrónico cumple con normas impuestas a nivel nacional e internacional en lo concerniente a su consumo de potencia eléctrica y formas en que pueden causar irregularidades en la red de distribución eléctrica. Las diferentes ramas de la industria por lo general cuentan con equipos especializados capaces de medir la calidad de energía, tal como el que se muestra a continuación.



**Figura 1.1** Medidor de calidad de energía FLUKE 43B, despliegue de medición de armónicos.

A pesar de contar con el equipo capaz de medir la calidad de energía, la calibración del mismo se lleva a cabo por medio de instrumentos todavía más especializados, y por ende proporcionalmente más costosos, lo cual hace que se acuda a empresas e instituciones con experiencia en el servicio de calibración de instrumentos de medición. Tal es el caso de los laboratorios metrológicos.

Actualmente en el LMVE no se dispone de un equipo capaz de calibrar medidores de calidad de energía, por lo que se deja pasar la posibilidad de que todas las ramas de la industria y el comercio mencionadas en el apartado anterior se conviertan en potenciales clientes del ICE y específicamente del LMVE. Esto por cuanto los equipos de medición de calidad de energía deben demostrar ante las autoridades reguladoras que sus datos son precisos, confiables y que se acoplan a los parámetros y lineamientos impuestos por los estándares de calidad tanto nacionales como internacionales. La única manera de demostrar lo anterior con certeza es realizando la calibración pertinente a los equipos de medición.

Equipos capaces de realizar dicha tarea se encuentran en el mercado a un precio que ronda los \$32500, como es el caso del FLUKE 6100A. Desafortunadamente la calibración de dichos equipos se lleva a cabo única y exclusivamente en la fábrica donde son desarrollados y ensamblados. El proceso de envío de estos equipos a la fábrica de procedencia representa para el LMVE una operación tediosa y prolongada en el tiempo, lo cual reduciría el tiempo efectivo en el que el LMVE contaría con el equipo. Es por esto que para LMVE no es funcional la adquisición de este equipo.

Debido a lo anterior, en la actualidad el LMVE busca el desarrollo de un prototipo equivalente y económicamente más accesible, capaz de calibrar equipos de medición de calidad de energía, enfocando su operación en la generación de un patrón de voltaje que cuente con su componente fundamental (60 Hertz) así como una serie de hasta 30 componentes armónicos, con una precisión sujeta al alcance que se le pueda dar a la tecnología disponible por el LMVE en tales términos.

Actualmente los equipos de calibración como el FLUKE 6100A presentan niveles de precisión de hasta 0.01% del valor generado, lo cual en algunos casos representa tan solo algunos microvoltios. La tecnología con la que cuenta el LMVE en el campo de aplicación de este proyecto no alcanza tales niveles de precisión, por lo que se busca medir el alcance en términos de dicha precisión que podría tener el equipo disponible en la calibración de equipos medidores de calidad de energía.

Parte del interés que presenta el LMVE en el desarrollo de este proyecto radica en que sus resultados, conclusiones y recomendaciones marcarán una pauta sobre los pasos a seguir en el futuro para la consecución de tecnologías más adaptables a la implementación de calibradores de instrumentos medidores de calidad de energía, lo cual en última instancia daría confiabilidad y respaldo sobre la energía consumida en el país.

### **1.3 Solución seleccionada**

En la actualidad existen una serie de alternativas propuestas para calibrar equipos medidores de calidad de energía, tal como los medidores de armónicos o medidores de parpadeo (flicker). Algunos de estos se exponen a continuación:

- Localización de un dispositivo de medición de referencia, el cual se suele poner ya sea en serie o en paralelo con el dispositivo a calibrar para así realizar una comparación entre las mediciones hechas por ambos dispositivos.
- Aplicar cargas variables a una línea de distribución eléctrica con impedancia estática para así inducir las condiciones o fenómenos que se desean medir.
- Generar la señal o fenómeno deseado con un generador de señales de precisión.

La dirección que tomará el proyecto esta enfocada en el último punto discutido anteriormente.

Uno de los mayores y más importantes rasgos presentes en los medidores de calidad de energía es la medición de armónicos presentes en la red de

distribución eléctrica. El despliegue de la medición de esta cualidad en el medidor de calidad de energía FLUKE 43B se presenta en la parte derecha de la figura 1.1. Se observa que el despliegue de la información es similar a la de un analizador de espectros, donde se presenta cada componente de la señal (en este caso la componente fundamental y los armónicos) y su nivel de presencia, ya sea en voltaje, corriente o potencia, sobre la totalidad de la señal. Para poder calibrar dispositivos de este tipo mediante el enfoque mencionado con anterioridad es necesario generar con la mayor confiabilidad posible una señal compuesta por una componente fundamental y sus respectivos armónicos. Es aquí donde entra en juego la importancia de la precisión del calibrador, pues se requieren comparar los valores generados de amplitud (de voltaje en este caso) correspondientes a cada armónico, con los valores medidos por el dispositivo medidor de calidad de energía. En caso de haber diferencia, el técnico o ingeniero a cargo de la calibración haría las modificaciones, posiblemente mecánicas, electrónicas o de configuración de datos, correspondientes en el instrumento.

Para generar el patrón de voltaje de calibración el LMVE cuenta con la tarjeta de adquisición de datos PCI 6024-E de National Instruments. La misma presenta 2 salidas analógicas con una resolución de 12 bits, un rango de voltaje máximo de 10 a -10 voltios y una incertidumbre de salida de 8.127 milivoltios. Esta tarjeta presenta un nivel de integración con plataformas de programación tales como LabView, LabWindows y Measurement Studio Integration. Haciendo uso de tales plataformas de programación se podrán implementar aplicaciones dirigidas tanto a la interface con el usuario, como las dirigidas propiamente a la generación del patrón de voltaje y las técnicas de control tales como la realimentación digital.

En el desarrollo de este proyecto se involucra un grado apreciable de análisis matemático dirigido al entendimiento de fenómenos que se dan a nivel de red de distribución eléctrica, tal es el caso de los armónicos. Otro punto importante en la aplicación del análisis matemático es la síntesis o creación de un patrón cuyo contenido armónico sea variable. Además el proyecto presenta aplicaciones en el área de los sistemas digitales puesto que se buscarán formatos de control que permitan aprovechar y maximizar, en la medida de lo posible, los parámetros de precisión que presentan los equipos y tecnologías disponibles para el LMVE.



# CAPÍTULO 2. META Y OBJETIVOS

## 2.1 Meta

Brindar respaldo y confiabilidad sobre el cumplimiento de normas nacionales e internacionales con respecto a la medición de calidad de energía.

**Indicador:** Cumplir a un plazo de 6 años con la norma técnica “Calidad del Voltaje de Suministro”, promulgada por la Autoridad Reguladora de Servicios Públicos (ARESEP) el 08 de enero del 2002, en los rubros concernientes a medición de calidad de energía.

## 2.2 Objetivo General

Obtener un prototipo de un patrón de voltaje, capaz de producir la señal necesaria para calibrar instrumentos medidores de calidad de energía.

**Indicador:** patrón de voltaje compuesto por una señal fundamental de 60 Hz y hasta 30 armónicos con precisión de frecuencia menor o igual al 2%, y una amplitud variable entre 0 y 10 voltios con precisión de amplitud menor o igual al 0.9%

## 2.3 Objetivos Específicos

2.3.1 Diseñar un módulo digital integrado a la placa PCI 6024-E de National Instruments capaz de generar una señal analógica compuesta por una componente fundamental senoidal a 60Hz y una cantidad de hasta 30 armónicos tanto pares como impares.

**Indicador:** señal analógica compuesta por una componente de 60Hz y hasta 30 armónicos presente a la salida de la placa PCI 6024-E.

2.3.2 Implementar una interface gráfica que permita la selección del número de armónicos en la señal generada, así como también la selección de una amplitud tanto para la componente fundamental como para los componentes armónicos.

**Indicador:** Variabilidad en los parámetros tales como el número de armónicos (0-30), amplitud de armónicos y amplitud de la componente fundamental del patrón de calibración (0-10V).

2.3.3 Diseñar un módulo de control digital capaz de mantener la precisión de la señal analógica de salida por debajo del 0.9%.

**Indicador:** incertidumbre de la salida analógica menor al 0.9% de la señal generada, verificable mediante lectura RMS en un multímetro de alta precisión disponible en el LMVE.

2.3.4 Implementar un procedimiento de calibración para la tarjeta de adquisición de datos de National Instruments PCI 6024E, haciendo uso de una fuente de voltaje con una precisión mayor a 50ppm, un multímetro digital de por lo menos 5 1/2 dígitos con precisión mayor a 15ppm y un contador con una precisión mayor a 0,01%.

**Indicador:** Cumplir con los rangos de calibración establecidos por el fabricante en la tabla 21 del 'Manual de Calibración para la serie E' (se adjunta documento, Anexo A.4)

# CAPÍTULO 3. MARCO TEÓRICO

En el presente capítulo se expone el fundamento teórico detrás del funcionamiento del sistema implementado en este proyecto. En un primer apartado se describe en términos generales los módulos tanto externos como internos que componen la totalidad del sistema, así como el objetivo que se desea cumplir con la implementación de cada uno de dichos módulos. En los apartados posteriores se desarrollan los temas que dan soporte teórico a conceptos como la creación de señales con contenido armónico variable a partir de transformadas de Fourier, aspectos relacionados con procesos de cuantificación, situación en tiempo y frecuencia de los convertidores digital a analógico, finalizando con ciertas consideraciones para el filtrado analógico. Para obtener un primer acercamiento introductorio al tema de las transformas discretas de Fourier se recomienda analizar el contenido del anexo A.1 llamado “La Transformada Discreta Real de Fourier” donde se sientan las bases teóricas que permiten el entendimiento de la síntesis de los patrones multi-tono y además se da paso al tema tratado en la sección 3.2 de este capítulo.

## 3.1 Descripción general del sistema

Como ya se ha mencionado con anterioridad, este proyecto consiste básicamente en generar un patrón de voltaje cuyo contenido simule el voltaje de la red de distribución eléctrica así como una de las mayores fuentes de distorsión presentes en la misma, la distorsión armónica. Cabe destacar que el patrón generado no busca asemejar la potencia que se podría encontrar en la red eléctrica, sino más bien, se busca asemejar el contenido armónico y por tanto, las propiedades en frecuencia de una posible distorsión armónica en la red. De esta manera el patrón de calibración generado debe tener flexibilidad en cuanto a la capacidad armónica, es decir contar con un número considerable de armónicas cuya amplitud sea ajustable según los requerimientos del usuario, y cuyos parámetros de precisión se cumplan según lo establecido en los objetivos específicos del capítulo 2 de este informe. En la figura a continuación se muestra un diagrama del funcionamiento general del sistema desarrollado.




Figura 3.1 Diagrama del funcionamiento general del sistema.

En el extremo izquierdo de la figura se tiene el computador, componente de gran importancia en el desarrollo de todas las aplicaciones de software. Dichas aplicaciones se implementan sobre la plataforma de programación LabView y constituyen la base del sistema, pues es por medio de esta poderosa herramienta que se resuelven aspectos concernientes a la interfaz gráfica con el usuario, cálculos de voltajes RMS y valores medios del patrón así como porcentaje de presencia de una armónica sobre la totalidad de la señal, creación de una señal con contenido armónico variable, protocolo para la generación del patrón, métodos digitales para el incremento de la precisión del patrón, entre otras aplicaciones.

El siguiente elemento en el diagrama lo constituye la tarjeta de adquisición de datos PCI 6024-E, componente fundamental de hardware en el desarrollo del sistema. Esta tarjeta se conecta al bus PCI del computador, y es en esta donde también se lleva a cabo la parte final del protocolo de generación del patrón. Nótese que en el párrafo anterior se hace una clara distinción entre la creación de la señal con contenido armónico y la generación de la misma. La diferencia recae en que, la creación se lleva a cabo mediante poderosas herramientas de cálculo provistas por la plataforma LabView, y cuya eficiencia depende únicamente de los recursos de memoria y procesamiento disponibles en el computador. Como ejemplo, una de estas herramientas utilizadas en la creación del patrón es la transformada discreta de Fourier. Por otra parte, la generación del patrón es una tarea conjunta desarrollada por tanto el computador como la tarjeta de adquisición de datos. Durante este proceso, parte de los comandos procesados por el compilador se cargan y ejecutan en la tarjeta de adquisición de datos, mientras que otra parte de dichos comandos se ejecutan únicamente en el computador. En el momento en que se requiere la generación del patrón a través de la salida analógica de la tarjeta PCI 6024-E, esta empieza un procedimiento de demanda de los datos del patrón desde la memoria del computador, los cuales se intercambian por protocolos configurables de DMA o interrupciones al procesador.

Finalmente, luego de etapas de filtrado analógico posteriores a la generación desde la tarjeta de adquisición de datos, se es posible proveer con un patrón calibrador al UUT (Unit Under Test) el cual en este caso concreto lo conforman los medidores de calidad de energía.

## 3.2 Transformada Discreta Compleja de Fourier. <sup>[4]</sup>

### 3.2.1 La DFT Real.

En las ecuaciones A.1.9 y A.1.10 de la sección de anexos se definieron las relaciones matemáticas que dan forma a la transformada discreta real de Fourier, a partir de las cuales se puede interpretar que una señal en el dominio del tiempo de  $N$  muestras  $x[n]$ , se descompone en un conjunto de  $N/2+1$  ondas coseno y  $N/2+1$  ondas seno, con frecuencias dadas por el índice  $k$ . Las amplitudes de las ondas coseno se contiene en  $Re X[k]$  mientras que las amplitudes de las ondas seno son contenidas en el arreglo  $Im X[k]$ .

A pesar de que la DFT real utiliza únicamente números reales, el método de sustitución compleja puede ser utilizado para representar el dominio de frecuencia mediante números complejos. En otras palabras el posicionar una  $j$  en frente de los valores de  $Im X[k]$ , permite darle la interpretación de la parte imaginaria del espectro en frecuencia. Sin embargo este procedimiento plantea la primera de tres inconsistencias matemáticas de la DFT Real puesto que no es lo mismo decir: “esto es igual a”, a decir: “esto representa a”.

La segunda inconsistencia de la DFT real se da en el manejo de las frecuencias negativas del espectro. Las ondas senoidales y cosenoidales se describen en el espectro de frecuencia mediante frecuencias tanto positivas como negativas. Debido a que ambas partes del espectro son idénticas entre sí, la DFT Real ignora la sección de frecuencias negativas.

Como tercer inconveniente de la DFT real, se da el manejo de las muestras en los extremos del espectro,  $Re X[0]$  y  $Re X[N/2]$ . Tal y como lo muestran las ecuaciones desde la A.1.5 hasta la A.1.8, las muestras  $Re X[0]$  y  $Re X[N/2]$  requieren un trato especial de división entre 2.

### 3.2.2 La DFT Compleja.

La transformada discreta compleja de Fourier escrita en forma polar se expresa de la siguiente manera:

$$X[k] = \frac{1}{N} \sum_{n=0}^{N-1} x[n] e^{-\frac{j2\pi kn}{N}} \quad (3.1)$$

De manera alternativa la relación de Euler se puede aplicar a la ecuación 3.1 dando como resultado:

---

<sup>4</sup> W. Smith, Steven. The Scientist and Engineer's Guide to Digital Signal Processing. [En línea]. San Diego: California Technical Publishing. < <http://www.dspguide.com/> >. Chapter 31: The Complex Fourier Transform. [Consulta: 28 Abril, 2008].

$$X[k] = \frac{1}{N} \sum_{n=0}^{N-1} x[n] \left[ \cos\left(\frac{2\pi kn}{N}\right) - j \operatorname{sen}\left(\frac{2\pi kn}{N}\right) \right] \quad (3.2)$$

Si se observa con cuidado se podrán notar algunas diferencias fundamentales entre la transformada discreta compleja de Fourier en 3.2 y la transformada discreta real de Fourier en A.1.9 y A.1.10. Primero que nada la transformada real de Fourier convierte una señal en el dominio del tiempo,  $x[n]$ , en 2 señales en el dominio de la frecuencia real,  $\operatorname{Re} X[k]$  e  $\operatorname{Im} X[k]$ . Mediante la sustitución compleja es posible obtener el dominio de la frecuencia en un solo arreglo complejo  $X[k]$ . En la transformada discreta compleja de Fourier tanto  $x[n]$  como  $X[k]$  son arreglos de números complejos.

Como segundo punto, la transformada discreta real de Fourier sólo maneja frecuencias positivas. En otras palabras, el índice  $k$  sólo se extiende desde 0 hasta  $N/2$ . De manera contraria la transformada discreta compleja de Fourier incluye tanto frecuencias positivas como negativas, extendiendo así los valores de  $k$  desde 0 hasta  $N-1$ .


Tercero, la DFT compleja es una ecuación matemática formal en la cual  $j$  es una parte integral de la misma. Bajo este concepto, no sería correcto simplemente añadir o remover la  $j$  así como cualquier otra variable presente en la ecuación, procedimiento que si es válido en la DFT Real mediante la sustitución compleja.

Cuarto, la transformada discreta real de Fourier presenta un factor de escala de 2, mientras que la transformada compleja no presenta factor de escala.

Quinto, la transformada discreta real de Fourier requiere un manejo especial de dos de sus valores en el dominio de la frecuencia:  $\operatorname{Re} X[0]$  y  $\operatorname{Re} X[N/2]$ , mientras que la transformada compleja no lo requiere. En la transformada compleja de Fourier, un factor de  $1/N$  debe de ser introducido en algún punto a lo largo del proceso. Este punto puede darse en la transformada directa, en la transformada inversa o puede conservarse como un procedimiento independiente de los dos mencionados anteriormente. En la transformada real de Fourier, en cambio, un factor adicional de 2 es necesario ( $2/N$ ), pero además requiere un paso adicional:  $\operatorname{Re} X[0]$  y  $\operatorname{Re} X[N/2]$  deben de dividirse entre 2.

La siguiente figura muestra el espectro en frecuencia de una DFT compleja. La figura asume que la señal en el dominio del tiempo es enteramente real, o sea, la parte imaginaria es igual a cero. Existen dos maneras comunes de representar un espectro en frecuencia complejo. El primer método, como se muestra en la ilustración, donde la frecuencia cero se encuentra en el centro del espectro, las frecuencias positivas hacia la derecha y las frecuencias negativas hacia la izquierda. Esta es la mejor forma de visualizar el espectro completo, y es la única forma de desplegar un espectro no periódico. Sin embargo el espectro de una señal discreta es periódico, lo cual quiere decir que todo lo que se encuentra entre

-0.5 y 0.5 se repite un número infinito de veces hacia la izquierda y hacia la derecha. En este caso la información contenida entre 0 y 1.0 es la misma que se encuentra entre -0.5 y 0.5.



**Figura 3.2** Espectro complejo de frecuencia de una señal real en el dominio del tiempo.

Utilizando la figura anterior como guía se puede determinar la forma de reconstruir una señal a su representación en el dominio temporal dando como resultado la transformada discreta compleja de Fourier inversa, la cual en formato polar es:

$$x[n] = \sum_{k=0}^{N-1} X[k] e^{j\frac{2\pi kn}{N}} \quad (3.3)$$

Utilizando la relación de Euler se puede transformar la ecuación anterior hacia su forma rectangular.

$$\begin{aligned} x[n] = & \sum_{k=0}^{N-1} Re X[k] \left[ \cos\left(\frac{2\pi kn}{N}\right) + j \operatorname{sen}\left(\frac{2\pi kn}{N}\right) \right] \\ & - \sum_{k=0}^{N-1} Im X[k] \left[ \operatorname{sen}\left(\frac{2\pi kn}{N}\right) - j \cos\left(\frac{2\pi kn}{N}\right) \right] \end{aligned} \quad (3.4)$$

La ecuación anterior se puede interpretar como sigue: cada valor en la parte real del dominio de frecuencia contribuye con un coseno real y un seno imaginario para el dominio del tiempo. De la misma manera, cada valor en la parte imaginaria del dominio en frecuencia contribuye con un seno real y un coseno imaginario para el dominio del tiempo. La señal en el dominio del tiempo se encuentra sumando cada una de estas sinusoides reales e imaginarias. Para obtener una mejor idea de la manera en que se puede llevar a cabo la reconstrucción de una señal real en el dominio del tiempo a partir de las contribuciones del espectro complejo, obsérvese el anexo A.2 “Conformación de ondas reales a partir del espectro complejo”.

### 3.3 Cuantificación

#### 3.3.1 Muestreo, cuantificación y error de cuantificación. <sup>[4]</sup>


En un sistema de conversión analógico-digital (o viceversa) de  $n$  cantidad de bits (resolución de bits), el número de niveles de cuantificación  $L$  se define mediante la siguiente ecuación:

$$L = 2^n \quad (3.5)$$

Al mismo tiempo cada uno de estos niveles de cuantificación define el menor cambio de voltaje capaz de ser detectado por el sistema. El incremento de cada uno de estos niveles de cuantificación ( $a$ ) se define por:

$$a = \frac{FS}{L} = \frac{FS}{2^n}, \text{ donde } FS = \text{Escala Completa} \quad (3.6)$$

En la siguiente figura se muestra con mayor detalle el error de cuantificación  $\epsilon$ , el cual lo constituye la diferencia entre el nivel de la señal analógica muestreada y el nivel de cuantificación más cercano permitido.



**Figura 3.3.** Incertidumbre en cuantificación de señales continuas. <sup>[3]</sup>

Por defecto, se supone que todos los valores de  $\epsilon$  son igualmente probables en cualquier parte del intervalo  $-a/2 \leq \epsilon \leq a/2$ , por lo que dicho valor se puede describir mediante la siguiente función de probabilidad:

<sup>4</sup> W. Smith, Steven. The Scientist and Engineer's Guide to Digital Signal Processing. [En línea]. San Diego: California Technical Publishing. < <http://www.dspguide.com/> >. Chapter 3: ADC and DAC. [Consulta: 28 Abril, 2008].

<sup>3</sup> Stremler, F.G. Sistemas de Comunicación. 3 ed. México: Adison Wesley Iberoamericana, 1993



$$p(\varepsilon) \begin{cases} \frac{1}{a} & -\frac{a}{2} \leq \varepsilon \leq \frac{a}{2} \\ 0 & \text{en caso contrario} \end{cases} \quad (3.7)$$

El ruido de cuantificación cuadrático medio (potencia de ruido por cuantificación) se puede obtener de la siguiente manera:

$$\overline{\varepsilon^2} = \int_{-\infty}^{\infty} \varepsilon^2 p(\varepsilon) d\varepsilon = \int_{-a/2}^{a/2} \frac{1}{a} \varepsilon^2 d\varepsilon$$

$$\overline{\varepsilon^2} = \frac{a^2}{12} \quad (3.8.1)$$

$$RMS \text{ de } \overline{\varepsilon^2} = \frac{a}{\sqrt{12}} \quad (3.8.2)$$

### 3.3.2 Relación Señal a Ruido (SNR) <sup>[3]</sup>

A partir del dato obtenido en la ecuación anterior se puede calcular la razón señal a ruido teórica, teniendo en cuenta que la amplitud de escala completa de una señal senoidal en un cuantificador de  $n$  bits se puede expresar como:

$$\text{Amplitud FS senoidal} = a \frac{2^n}{2} \text{ sen}(2\pi ft) \quad (3.9.1)$$

$$RMS \text{ FS senoidal} = a \frac{2^n}{2\sqrt{2}} \quad (3.9.2)$$

Se puede definir entonces la relación SNR teórica de un cuantificador de  $n$  bits como:

$$SNR = 20 \log_{10} \frac{RMS \text{ FS senoidal}}{RMS \text{ ruido cuantificación}}$$

$$SNR = 20 \log_{10} \left[ \frac{a 2^n / 2\sqrt{2}}{a/\sqrt{12}} \right] = 20 \log_{10} 2^n + 20 \log_{10} \sqrt{\frac{3}{2}}$$

$$SNR = 6.02n + 1.76 \text{ dB} \quad ; \text{ de DC hasta frecuencia de Nyquist} \quad (3.10)$$

<sup>3</sup> Stremier, F.G. Sistemas de Comunicación. 3 ed. México: Adison Wesley Iberoamericana, 1993.

### 3.3.3 Sobre muestreo y moldeo de ruido. <sup>[5]</sup>


El proceso de sobre muestreo ocurre cuando una cierta señal de interés presenta un ancho de banda igual a  $f_0$ , sin embargo la misma se muestrea a una frecuencia  $f_s$  mayor a 2 veces su ancho de banda. La razón de sobre muestreo u OSR (oversampling rate) se define según la siguiente expresión matemática:

$$OSR = \frac{f_s}{2f_0} \quad (3.11)$$

Como ya se mencionó anteriormente, la teoría predice que la potencia del ruido de cuantificación es  $\overline{\varepsilon^2} = a^2/12$ . Este valor será constante e independiente de la frecuencia de muestreo. Además y como consecuencia de lo anterior, se puede definir la amplitud de la densidad espectral como:

$$\text{Densidad espectral} = S_\varepsilon(f) = \left(\frac{a}{\sqrt{12}}\right) * \sqrt{\frac{1}{f_s}} \quad (3.12)$$

Nótese que la amplitud de la densidad espectral cambia en relación inversa a la frecuencia de muestreo, de manera tal que si esta última aumenta la amplitud disminuye, manteniendo así la energía del ruido de cuantificación. Este concepto se muestra en la siguiente figura.



**Figura 3.4** Espectro en frecuencia del ruido de cuantificación.

De la figura anterior se puede observar el fenómeno que acompaña un proceso de sobre muestreo. Supóngase una señal cuyo ancho de banda es  $f_0$ , la cual se desea muestrear a una frecuencia  $f_s$ , entonces es claro que entre mayor sea la frecuencia de muestreo, la energía del ruido de cuantificación se distribuirá entre un mayor rango de frecuencias, dando como resultado una menor densidad espectral del ruido de cuantificación incluida dentro del ancho de banda de interés entre  $-f_0$  y  $f_0$ .

<sup>5</sup> Yates, Randy. One Bit Sigma Delta D/A Conversion. [En línea]. 28 Julio, 2004 < <http://www.digitalsignallabs.com/presentation.pdf> > [Consulta: 2 Abril, 2008].

Ahora bien, si se quisiera obtener la potencia del ruido de cuantificación  $P_\varepsilon$  contenida dentro del ancho de banda de la señal de interés se puede considerar una función de transferencia  $H(f)$  rectangular de amplitud unitaria la cual confine los límites de la integral de la función de la densidad espectral entre  $-f_0$  y  $f_0$  de la siguiente manera:


$$P_\varepsilon = \int_{-\frac{f_s}{2}}^{\frac{f_s}{2}} S_e^2(f) * |H(f)|^2 df = \int_{-f_0}^{f_0} \left[ \left( \frac{a}{\sqrt{12}} \right) * \sqrt{\frac{1}{f_s}} \right]^2 df$$

$$P_\varepsilon = \frac{a^2}{12} \left( \frac{1}{OSR} \right) \quad (3.13)$$

Asumiendo a la salida una señal senoidal con un valor pico representado por la ecuación 3.9.1 y cuya potencia  $P_s$  se define como el cuadrado del valor anterior entonces se puede calcular el valor SNR máximo como:

$$SNR = 10 \log \left( \frac{P_s}{P_\varepsilon} \right) = 6.02n + 1.76 + 10 \log(OSR) \text{ dB} \quad (3.14)$$

Un método utilizado en los convertidores digital a analógico, junto con el sobre muestreo, utilizado para reducir la relación señal a ruido se conoce como moldeado de ruido (noise shaping) y su objetivo fundamental es remover el ruido de la banda de interés y desplazarlo a frecuencias mayores mediante una función de transferencia con propiedades similares a las de un filtro pasa altas. Este comportamiento se puede obtener mediante la implementación de un sistema realimentado tal y como el que se muestra a continuación.



**Figura 3.5** Sistema de moldeado de ruido (a) y modelado del ruido de cuantificación (b).

Nótese como el cuantificador se modela como una fuente de ruido de cuantificación  $Q(z)$ . A partir de (b) de la figura anterior se puede desarrollar el siguiente análisis.

$$W(z) = X(z) - Y(z)$$

$$E(z) = W(z)z^{-1} + E(z)z^{-1} \rightarrow E(z)(1 - z^{-1}) = W(z)z^{-1}$$

$$E(z) = \frac{W(z)z^{-1}}{1 - z^{-1}}$$

$$Y(z) = E(z) + Q(z) = \frac{W(z)z^{-1}}{1 - z^{-1}} + Q(z)$$

$$Y(z)(1 - z^{-1}) = W(z)z^{-1} + Q(z)(1 - z^{-1})$$

$$Y(z)(1 - z^{-1}) = X(z)z^{-1} - Y(z)z^{-1} + Q(z)(1 - z^{-1})$$

$$Y(z) = X(z)z^{-1} + Q(z)(1 - z^{-1}) \quad (3.15)$$

De la expresión anterior se pueden deducir las funciones de transferencia tanto de la señal como la del ruido resultando:

$$S_{FT}(z) = \frac{Y(z)}{X(z)} = z^{-1} \quad (3.16)$$


$$N_{TF}(z) = \frac{Y(z)}{Q(z)} = (1 - z^{-1}) \quad (3.17)$$

Como se puede observar de las ecuaciones anteriores, mientras que la señal sufre de un retardo discreto, la función de transferencia del ruido es un derivador discreto cuyo comportamiento asemeja el de un filtro pasa altas.

Calculando la relación señal a ruido se obtiene:

$$SNR = 6.02n - 3.41 + 30\log(OSR)dB \quad (3.18)$$

Un aumento del rendimiento del sistema de moldeo de ruido se puede alcanzar aumentando el número de lazos integradores a lo largo del sistema de realimentación desde el cuantificador tal y como se muestra en la siguiente figura.



**Figura 3.6** Sistema de moldeo de ruido de segundo orden.

En este caso las funciones de transferencia y relación señal a ruido son:

$$S_{FT}(z) = \frac{Y(z)}{X(z)} = z^{-1} \quad (3.19)$$


$$N_{TF}(z) = \frac{Y(z)}{Q(z)} = (1 - z^{-1})^2 \quad (3.20)$$

$$SNR = 6.02n - 11.14 + 50\log(OSR) \text{ dB} \quad (3.21)$$

### 3.3.4 Dither. <sup>[1][2]</sup>

Considérese el caso hipotético en el que se desea cuantificar una señal senoidal a través de un convertidor digital a analógico con una relativamente baja resolución en bits. El resultado sería entonces una señal senoidal escalonada. Si se hiciese un análisis en frecuencia de dicha señal se podría observar la presencia de espigas de alto contenido en frecuencia alrededor de la espiga de la frecuencia fundamental de la onda senoidal. Esto debido a que la forma escalonada de dicha onda senoidal introduce propiedades armónicas similares a las de las señales rectangulares.

El “dither” consiste en añadir ruido a esta señal con el objetivo de romper el posible efecto de correlación presente entre los diferentes tipos de ruidos presentes en la señal y el contenido armónico de los escalones, causantes de las espigas de alto contenido de potencia. En el tiempo, este fenómeno tendría el efecto de producir un valor medio más cercano al valor original de CD, que en el caso en el que no se agregó ruido alguno. En frecuencia, el efecto de añadir ruido blanco produce un aumento en el nivel del ruido de piso, pero a cambio se disminuyen los valores pico del ruido a través del espectro en frecuencia de la señal tal y como se muestra en la siguiente figura.



**Figura 3.7** Comparación de espectros de un señal escalonada sin aplicación de Dither (a), y con aplicación del mismo (b).

<sup>1</sup> A. Bohn, Dennis. Digital Dharma of Audio A/D Converters. [En línea]. San Francisco, CA. < <http://www.prosoundweb.com> > [Consulta: 6 Abril 2008].

<sup>2</sup> Aldrich, Nika. Dither Explained: An explanation and proof of the benefit of dither for the audio engineer. [En línea]. 25 Abril, 2002. < <http://www.cadenzarecording.com/dither.html> > [Consulta: 6 Abril, 2008].

### 3.4 Procesos de Conversión Digital a Analógico. <sup>[4]</sup>

#### 3.4.1 Teorema del Muestreo o Teorema de Nyquist.

El enlace existente entre una señal analógica y su correspondiente señal discreta se conoce como el teorema del muestreo, el cual se enuncia a continuación: Una señal de banda limitada con ancho de banda “ $B$ ”, se puede determinar en su totalidad a partir de valores equidistantes en intervalos no mayores a  $1/(2B)$  segundos.

La condición anterior es suficiente para poder reconstruir una señal analógica a partir de un conjunto de muestras discretas espaciadas de forma constante en el tiempo. La validez del teorema anterior se puede demostrar mediante la propiedad de modulación o la propiedad de convolución en frecuencia de la transformada de Fourier. Para esto, supóngase una señal de banda limitada  $f(t)$ , la cual no tiene componentes espectrales encima de los  $B$  Hz, la cuál será muestreada utilizando un pulso cuadrado periódico. Cada pulso de muestreo posee una amplitud unitaria,  $\tau$  segundos de ancho y ocurren en intervalos de  $T$  segundos. De esta manera, si se denota la señal muestreada por  $f_s(t)$  y la función pulso cuadrado periódico por  $p_T(t)$ , se puede plantear lo siguiente.

$$f_s(t) = f(t)p_t(t) \quad (3.22)$$

Además, al ser  $p_t(t)$  una función periódica, puede ser representada por medio de un serie de Fourier.

$$p_t(t) = \sum_{n=-\infty}^{\infty} P_n e^{jn\omega_0 t} \quad (3.23)$$

, donde  $\omega_0 = 2\pi/T$ . Entonces combinando las ecuaciones 3.22 y 3.23 resulta:

$$f_s(t) = f(t) \sum_{n=-\infty}^{\infty} P_n e^{jn\omega_0 t} \quad (3.24)$$

Transformando ambos lados de la ecuación se tiene:

$$F\{f_s(t)\} = F\left\{f(t) \sum_{n=-\infty}^{\infty} P_n e^{jn\omega_0 t}\right\} = \sum_{n=-\infty}^{\infty} P_n F\{f(t)e^{jn\omega_0 t}\} \quad (3.25)$$


Finalmente, utilizando la propiedad de traslación de frecuencia de la transformada de Fourier se tiene:

---

<sup>4</sup> W. Smith, Steven. The Scientist and Engineer's Guide to Digital Signal Processing. [En línea]. San Diego: California Technical Publishing. < <http://www.dspguide.com/> >. Chapter 3: ADC and DAC. [Consulta: 28 Abril, 2008].

$$F_s(\omega) = \sum_{n=-\infty}^{\infty} P_n F(\omega - n\omega_0) = P_0 F(\omega) + \sum_{\substack{n=-\infty \\ n \neq 0}}^{\infty} P_n F(\omega - n\omega_0) \quad (3.26)$$

De la ecuación anterior se puede concluir que el espectro en frecuencia de la señal muestreada  $f_s(t)$  es, excepto por un factor constante ( $P_0$ ), exactamente igual al espectro de la señal original  $f(t)$  dentro del ancho de banda original. Además este espectro se repite periódicamente en frecuencia cada  $\omega_0$  radianes por segundo. Estas replicas de la densidad espectral se encuentran multiplicadas por las amplitudes de los coeficientes de la serie de Fourier de la señal muestreada tal y como se muestra en la siguiente figura.



**Figura 3.8** Etapas de muestreo de una señal de banda limitada. [3]

Si se enfoca la atención en la figura anterior se podrá ver cómo al aumentar la frecuencia de muestreo,  $\omega_0$  aumenta,  $T$  disminuye y todas las réplicas de  $F(\omega)$  se separan entre sí. De manera contraria, al reducir la frecuencia de muestreo,  $\omega_0$  disminuye,  $T$  aumenta y todas las réplicas se acercan, hasta que se alcanza un punto en el cual una reducción mayor causaría un traslape de las densidades espectrales provocando el fenómeno conocido como “aliasing”. El efecto “alias” produce una distorsión durante el proceso de reconstrucción de la señal analógica

<sup>3</sup> Stremmler, F.G. Sistemas de Comunicación. 3 ed. México: Adison Wesley Iberoamericana, 1993

mediante el filtrado, debido a que las componentes de frecuencia originales presentes por encima de la mitad de la frecuencia de muestreo se entremezclan y aparecen en puntos por debajo de esta provocando así la distorsión en el contenido armónico de la señal original.

De la figura anterior se deduce que el punto máximo permisible antes del traslapeo de las densidades espectrales se da cuando:

$$\frac{2\pi}{T} = 2W, \text{ con } W = 2\pi B; \quad T_{\text{máx}} = \frac{1}{2B} \quad (3.27)$$

De la ecuación anterior se deduce la siguiente expresión matemática conocida como el teorema de Nyquist o teorema de muestreo:

$$t_s < \frac{1}{2B} \quad \text{o} \quad f_s > 2B \quad (3.28)$$

, según el cual la señal original se puede recuperar completamente siempre que la frecuencia de muestreo  $f_s$  sea mayor que dos veces el ancho de banda de dicha señal.


Por último, supóngase un proceso de muestreo utilizando un tren de impulsos unitarios, entonces dado que durante el muestreo las señales en el tiempo se multiplican, sus espectros en frecuencias sufren el proceso de convolución, dado por la propiedad de la transformada de Fourier. Lo anterior resulta en la duplicación del espectro de la señal original en la locación de cada uno de los impulsos del espectro del tren de impulsos. Este fenómeno se observa en (a) y (b) de la siguiente figura.

### 3.4.2 Conversión Digital a Analógico.

En teoría, el método más correcto para generar una conversión digital a analógico sería tomando las muestras de una señal analógica continua y convirtiéndolas en un tren de impulsos, tal y como se muestra en (a) de la siguiente figura junto con su respectivo espectro en frecuencia en (b). La señal analógica original se puede reconstruir en su totalidad filtrando el tren de impulsos con un filtro pasa bajas cuya frecuencia de corte fuese la mitad de la frecuencia de muestreo.

A pesar de que el método anterior es matemáticamente correcto, el sistema de generación de tren de impulsos es ideal. De manera alternativa, muchos de los convertidores digitales a analógico trabajan bajo el concepto de retenedor de orden cero. El retenedor de orden cero produce una forma escalonada en la señal muestreada tal y como se muestra en (c).





**Figura 3.9** Proceso de conversión digital a analógico.

La función de transferencia de un retenedor de orden cero se define como la siguiente:

$$H_{ROC} = \frac{1 - e^{-Ts}}{s} \quad (3.29)$$

Mediante una serie de reacomodos algebraicos es posible comprobar que la expresión anterior también puede representarse de la siguiente manera:

$$H_{ROC} = \frac{1}{f_s} \frac{\text{sen}\left(\frac{\pi f}{f_s}\right)}{\frac{\pi f}{f_s}} e^{-\frac{j\pi f}{f_s}} \quad (3.30)$$

, donde  $f_s$  es la frecuencia de muestreo del retenedor.

Tal y como se muestra en (d) de la figura anterior, el espectro en frecuencia resultante después del retenedor de orden cero es igual a la multiplicación del espectro en frecuencia del tren de impulsos por la curva a la cual se le llama  $|Sa|$ , donde  $Sa = (\text{sen}(x) / x)$ . Obteniendo el módulo de la ecuación 3.30 se tiene:

$$|H_{ROC}| = T_s |Sa| = T_s \left| \frac{\text{sen}\left(\frac{\pi f}{f_s}\right)}{\frac{\pi f}{f_s}} \right| \quad (3.31)$$


El funcionamiento detrás de un retenedor de orden cero se puede entender como la convolución en el tiempo entre el tren de impulsos, cuya amplitud de cada impulso es igual al valor instantáneo de la señal analógica, y un pulso rectangular, cuyo ancho de pulso es igual al periodo de muestreo. Como consecuencia de dicha convolución en el tiempo se tiene como resultado una multiplicación de los espectros en frecuencia, donde el espectro de un pulso rectangular lo conforma la función  $Sa$ . En (d) de la figura anterior se muestran ambos espectros, el del tren de impulsos y la función  $Sa$  (del pulso rectangular). En este caso el espectro resultante del retenedor de orden cero lo compone la multiplicación de ambas curvas, lo cual genera un efecto conocido como imágenes del espectro original. Estas imágenes se dan en los múltiplos de la frecuencia de muestreo más o menos la frecuencia más alta del espectro original.

Por último, en (e) se muestra el comportamiento ideal del filtro pasa bajas requerido para reconstruir la señal original en su totalidad tanto en el tiempo (f), como su respectivo espectro en frecuencia (g). Nótese la ganancia conforme se desplaza la frecuencia hacia un medio de la frecuencia de muestreo la cual alcanza un valor aproximado a un 36% sobre la unidad. Este factor de ganancia es requerido para compensar el efecto del sistema de retención y muestra del convertidor digital a analógico.

### 3.5 Filtrado Analógico. <sup>[4]</sup>

En el área del procesamiento digital de señales es común la utilización de tres tipos de filtros: Chebyshev, Butterworth y Bessel. Cada uno de estos filtros está diseñado para mejorar algún parámetro específico del rendimiento de un sistema. La complejidad de cada uno de los filtros es ajustable mediante la selección de diferentes ceros y polos; entre más polos, más circuitería es necesaria y mejor el rendimiento del filtro. Es necesario aclarar que los nombres de los filtros antes mencionados sólo describen el funcionamiento general del filtro y no una anatomía especial del filtro. Así por ejemplo, un filtro Bessel puede ser implementado en una gran cantidad de circuitos diferentes, con diferentes arreglos de capacitores y resistencias, pero todos estos diferentes filtros deben de cumplir con ciertos parámetros generales que dictan el comportamiento de un filtro Bessel.

La figura que se muestra a continuación ilustra un “bloque de propósito general” en la construcción de filtros activos. Dicho bloque recibe el nombre de circuito Sallen-Key modificado, y con él es posible construir cada uno de los tres filtros antes mencionados.



**Figura 3.10** Circuito Sallen-Key modificado; bloque de construcción de filtros activos.

La figura anterior muestra la implementación de un filtro pasa bajas de 2 polos. Filtros de mayor orden se consiguen poniendo el bloque básico de la figura anterior en cascada. Así por ejemplo, filtros de 4, 6 y 8 polos se consiguen poniendo 2, 3 y 4 circuitos en cascada respectivamente.

En la tabla a continuación, se presenta la información necesaria para construir filtros Bessel, Butterworth o Chebyshev de 2, 4, 6 u 8 polos., lo cual representan 12 filtros con características de funcionamiento diferentes. El

<sup>4</sup> W. Smith, Steven. *The Scientist and Engineer's Guide to Digital Signal Processing*. [En línea]. San Diego: California Technical Publishing. < <http://www.dspguide.com/> >. Chapter 3: ADC and DAC. [Consulta: 28 Abril, 2008].

siguiente es el procedimiento para la construcción de estos filtros: se requiere conocer la frecuencia de corte deseada, así como el comportamiento general esperado del filtro. Se escogen valores arbitrarios de  $R_1$  y  $C$ , y junto con los valores de los polos que se encuentran en la tabla 3.1, se calculan  $R$  y  $R_f$ .

**Tabla 3.1** Parámetros para construcción de filtros activos en el circuito Sallen-Key modificado.


# polos		Bessel		Butterworth		Chebyshev	
		k1	k2	k1	k2	k1	k2
2	Etapa 1	0.1251	0.268	0.1592	0.568	0.1293	0.842
	Etapa 2	0.1111	0.084	0.1592	0.152	0.2666	0.582
4	Etapa 1	0.0991	0.759	0.1592	1.235	0.1544	1.660
	Etapa 2	0.0990	0.040	0.1592	0.068	0.4019	0.537
6	Etapa 1	0.0941	0.364	0.1592	0.568	0.2072	1.448
	Etapa 2	0.0834	1.023	0.1592	1.483	0.1574	1.846
	Etapa 3	0.0894	0.024	0.1592	0.038	0.5359	0.522
8	Etapa 1	0.0867	0.213	0.1592	0.337	0.2657	1.379
	Etapa 2	0.0814	0.593	0.1592	0.889	0.1848	1.711
	Etapa 3	0.0726	1.184	0.1592	1.610	0.1582	1.913
	Etapa 4						

Para la implementación de estos circuitos de filtrado, el amplificador operacional en particular que se vaya a utilizar no cobra importancia siempre y cuando el alcance de la banda plana de frecuencias de lazo abierto del amplificador sea unas 30 a 100 veces mayor a la frecuencia corte del filtro, lo cual por lo general se logra con solo que dicha frecuencia sea menos a 100 KHz.

Uno de los parámetros importantes de rendimiento a tomar en cuenta en el filtrado y cuyo funcionamiento varia entre los diferentes tipos de filtro es la agudeza de giro en las cercanías de la frecuencia de corte. Con este parámetro se mide la forma en que el filtro se asemeja a un filtro ideal en cuanto a la capacidad de repeler las frecuencias más allá de la frecuencia de corte. La figura 3.14 a continuación muestra la respuesta en frecuencia tanto lineal como logarítmica de los 3 filtros en estudio. Dicha figura muestra el comportamiento para una frecuencia de corte de 1 Hz, pero estas gráficas pueden ampliar su escala a cualquier frecuencia de corte necesaria.

De la figura se puede concluir que el filtro con la pendiente de corte más brusca es el filtro Chebyshev de 8 polos. Sin embargo, inclusive este filtro todavía presenta ciertas limitaciones. Supóngase un sistema de 12 bits de resolución que muestrea a 10 KS/s. Según el teorema de Nyquist visto anteriormente, cualquier componente en frecuencia de la señal original por encima de los 5 KHz sufriría el efecto de aliasing, situación por lo general indeseable. De esta manera se decide que las frecuencias por encima de la frecuencia de Nyquist se deben ver reducidas en amplitud por un factor de 100. Si se observa con cuidado a (c) en la figura correspondiente al filtro Chebyshev de 8 polos, se puede determinar que para una frecuencia de corte de 1 Hz, dicha atenuación no se alcanza hasta los 1.35 Hz. Si se amplía la escala al ejemplo en discusión se podría determinar que

para obtener la atenuación deseada en 5 KHz, sería necesario posicionar la frecuencia de corte en 3.7 KHz. Esto daría como resultado el que la banda entre 3.7 y 5 KHz se desperdiciara por los efectos de decrecimiento de la respuesta en cercanías a la frecuencia de corte. A partir de lo anterior se puede concluir que: en la mayoría de los sistemas las bandas de frecuencia entre 0.4 y 0.5 de la frecuencia de muestreo se desperdicia por efectos de "aliasing" y decrecimiento de la respuesta del filtro.




**Figura 3.11** Respuestas en frecuencia lineal y logarítmica de los filtros activos.

Ahora bien, según la teoría, la banda de paso en un filtro pasa bajas debería de ser completamente plana. En (f) se aprecia como el efecto del decrecimiento de la respuesta en frecuencia del filtro Chebyshev de 8 polos para frecuencias mayores a la frecuencia de corte es la que más se aproxima a la respuesta ideal. Sin embargo este efecto se obtiene a costas de un rizado de

hasta 6% en la banda de paso. El filtro Butterworth, en cambio, está diseñado para lograr un decrecimiento a partir de la frecuencia de corte lo más agudo posible, pero manteniendo aún una respuesta plana en la banda de paso.

Otro parámetro importante para evaluar en un filtro es su respuesta al escalón. En la siguiente figura se muestra dicha respuesta para los filtros en cuestión.



**Figura 3.12** Respuesta al escalón de los filtros Bessel, Butterworth y Chebyshev.

Tal y como se muestra en la figura anterior, tanto los filtros Butterworth como Chebyshev presentan los efectos de sobre-impulso y sobre-amortiguamiento, sin embargo en este último los efectos son mayores.

## **C**APÍTULO 4. PROCEDIMIENTO METODOLÓGICO

A lo largo de este capítulo se describirá en forma general el procedimiento seguido para la debida consecución de los objetivos del proyecto en cuestión. Dichos procedimientos buscan apegarse a un método ingenieril de desarrollo y diseño, el cual se sigue en forma metódica y ordenada. De esta forma se tocarán temas tales como el reconocimiento y definición del problema, obtención de la información pertinente al entorno técnico del proyecto, evaluación de diferentes alternativas para la solución y procedimientos de re-evaluación y re-diseño.

### **4.1 Reconocimiento y definición del problema.**

El tener la capacidad de reconocer todas las características, situaciones y ramificaciones inherentes a un problema representa un gran reto. La complejidad misma de un problema puede limitar el campo de acción del investigador, de manera tal que se suele tener, en una primera instancia, una noción leve de lo que un problema en específico puede significar, y con el pasar del tiempo esta noción tiende a incrementar su densidad. Como es de esperar, dicha limitación se da por cuanto el problema no puede ser atacado como un todo, sino más bien, un posible acercamiento para un mejor entendimiento de un problema complejo sería la división del mismo en una serie de sub-problemas cada vez de menor complejidad.

Para el caso específico de este proyecto, un primer acercamiento al problema se realizó mediante las visitas al lugar de desarrollo del mismo, en concreto, el Laboratorio Metrológico de Variables Eléctricas (LMVE) del ICE. Mediante una serie de entrevistas realizadas a los encargados de dicho laboratorio se obtiene información concerniente al equipo y recursos tecnológicos disponibles para la elaboración del proyecto. En dichas reuniones también es posible comenzar a reconocer las necesidades que envuelven al LMVE, encausadas al área específica de energía eléctrica.

En general, el LMVE cuenta con una extensa lista de servicios, los cuales fueron mencionados en una primera sección de este reporte. Por esto el LMVE se posiciona entre los laboratorios de metrología de mayor importancia a nivel nacional, recibiendo una gran demanda de servicios por parte tanto de clientes externos como internos al ICE. El posicionamiento que ha recibido el LMVE a nivel nacional implica también una mayor responsabilidad y calidad en sus servicios, lo cual hace imperativo para dicho laboratorio estar constantemente actualizando e innovando su metodología de trabajo. Dicha ideología de superación hace que, a lo interno del LMVE, estén apareciendo nuevas aplicaciones metrológicas, entre las cuales la medición de la calidad de energía eléctrica es una de ellas. En la actualidad el LMVE posee sistemas de medición indirecta de potencia y energía eléctrica, sin embargo, previo al desarrollo del proyecto carecían de un sistema de medición directa de calidad de energía. Es aquí donde se da el reconocimiento

inicial del problema que afronta el LMVE, así como también, se plantean los alcances deseables de lo que se podría considerar como una primera etapa en el desarrollo de sistemas de medición de calidad de energía.

En forma muy puntual, al inicio de este proyecto se definió el problema de la siguiente manera: El LMVE no posee un sistema capaz de generar un patrón de calibración directa de equipos medidores de calidad de energía. La definición de este problema trajo consigo la consecuente definición de la serie de objetivos descritos en el capítulo 2 de este informe. La selección de dichos objetivos se realizó de manera tal que fuesen lo más concisos posibles, pero sin dejar de lado detalles que son imperativos en el cumplimiento de un objetivo superior, el cual permitiría la solución del problema y eventualmente el cumplimiento de una meta.

El entorno técnico del problema envuelve una serie de sub-problemas ligados al problema general mencionado anteriormente. Entre ellos los más destacados son:

- Funcionamiento general de la tarjeta de adquisición de datos PCI 6024-E (instalación, configuración, arquitectura y funcionamiento interno, funciones analógicas, calibración, entre otras).
- Integración de una plataforma de software al hardware existente.
- Búsqueda de herramientas de entorno gráfico adecuadas para la implementación de la interfaz con el usuario.
- Métodos digitales para la generación de una señal de contenido armónico variable.
- Consideraciones en frecuencia (pureza espectral) durante la generación del patrón a través de la tarjeta de adquisición de datos.
- Filtrado analógico.
- Métodos digitales para alcanzar pureza espectral de generación y maximización de precisión.
- Búsqueda de mejores alternativas en cuanto a recursos, principalmente de hardware, para la implementación de sistemas similares.

## **4.2 Obtención y análisis de información.**

Para el caso particular de este proyecto, las herramientas y recursos tecnológicos tanto de hardware como software se encontraban delimitados desde un principio. Así pues, el proceso de investigación fue puntual en cuanto que se sabía exactamente sobre que plataforma de hardware o software se requería desarrollar el sistema. Cada uno de los sub-problemas anteriores requirieron un proceso investigativo de gran densidad previo a la puesta en marcha del proyecto.

Básicamente todo el trabajo de adquisición de información se realizó mediante investigación bibliográfica e investigación en Internet. La página web del



fabricante de la tarjeta de adquisición de datos, "National Instruments", brinda una variedad amplia de recursos donde es posible consultar acerca de sus productos y paquetes integrados de software y hardware (la información concerniente a las consultas por internet se puede encontrar en la sección de bibliografía más adelante en este informe). Así pues toda la información concerniente al funcionamiento general de la tarjeta PCI 6024-E descrito anteriormente, así como los detalles de la integración de dicha tecnología a plataformas de software tales como LabView, pueden ser obtenidos mediante diferentes recursos tales como: manuales del fabricante, hojas de datos (disponible en la sección de anexos), manuales de usuario, foros de discusión en línea, documentos investigativos, artículos, videos, bibliotecas virtuales, entre otros. Todos estos recursos fueron de gran utilidad en el entendimiento de la tecnología detrás de la tarjeta de adquisición de datos, su arquitectura interna, su interacción con el computador, y su interacción con el mundo exterior mediante interfaces analógico a digital y viceversa. De la misma forma, las cuestiones de fondo sobre el paquete de software LabView tales como, características del compilador, recursos requeridos del computador, propiedades determinísticas del sistema, y herramientas brindadas por el paquete, fueron todas aprovechadas mediante los recursos de Internet.

Por el contrario, los aspectos un tanto más académicos como podrían considerarse los temas relacionados a la transformada discreta de Fourier en la generación de señales con contenido armónico, procesos de cuantificación, características en tiempo y frecuencia del muestreo y conversión digital analógica, así como el filtrado analógico, fueron en su mayoría obtenidos mediante investigación bibliográfica.

Como se mencionó anteriormente, los recursos tanto de hardware como software se encontraban delimitados desde un principio, salvo para la implementación del filtro analógico, de manera tal que tanto la búsqueda como el análisis de la información adquirida no tenía utilidad en la comparación de una mejor o peor tecnología para la aplicación en este proyecto. Para el inicio del proyecto ya se conocía exactamente los recursos tecnológicos con los que se contaba, de manera que el proceso investigativo se debía enfocar más en reconocer las capacidades y herramientas mismas que brindaba la tecnología disponible. Lo anterior convertía a un método de análisis de la información adquirida, tal como el análisis de costos, en algo inútil y sin un verdadero objetivo. De la misma manera, este proyecto no contaba con un antecedente práctico, de forma que la obtención de información sobre soluciones similares se veía también inutilizada. En lugar de esto, la información adquirida tuvo una verdadera utilidad en el establecimiento de las limitaciones propias del sistema derivadas de las mismas limitaciones inherentes a la tecnología en uso. Lo anterior posiciona el foco de atención sobre la tarjeta de adquisición de datos PCI 6024-E, y en menor medida sobre la plataforma de implementación de software LabView.

### **4.3 Evaluación de alternativas y síntesis de la solución.**

Como se mencionó en el apartado anterior, la información obtenida durante el proceso de investigación sirvió no sólo para aclarar el trasfondo técnico y teórico del proyecto, sino también, para determinar algunas posibles limitantes del sistema en desarrollo. El factor crítico en la determinación de dichas limitantes se redujo básicamente a la capacidad máxima brindada por la tarjeta de adquisición de datos.

Sobre lo anterior, algunas propiedades del convertidor digital a analógico contenido en la tarjeta PCI 6024-E tales como la resolución en bits, las no linealidades integrales (error en LSBs del seguimiento de una línea recta) y diferenciales (desviación del ancho del código de su valor ideal de 1 LSB) de la interfaz digital analógica, la frecuencia máxima de muestreo en entrada y salida, así como la incertidumbre de la precisión de tanto las salidas como entradas analógicas de la tarjeta de adquisición de datos fueron determinantes en la selección de características generales del sistema, las cuales serían fundamentales durante el análisis de distintas alternativas de solución y se verían reflejadas en la escogencia de la solución final.

Algunas de estas características generales del sistema determinadas por las propiedades inherentes de la tarjeta PCI 6024-E son: la precisión en la generación del patrón de calibración, la cantidad de armónicas disponibles para la generación, la funcionalidad de los mecanismos de control digital en el mejoramiento de la precisión de la generación, así como las características requeridas por el filtrado analógico para maximizar la pureza espectral del patrón de calibración, entre otras. De igual manera, una característica propia del software en conjunto con el sistema operativo del computador llamada la propiedad de "determinismo" del conjunto, fue capaz de cambiar perspectivas de diseño fundamentales en la operación del proyecto. El determinismo de un sistema mide la capacidad del mismo de operar en tiempo real. Este factor se hizo realmente importante en básicamente dos campos de aplicación durante la generación del patrón. Como un primer punto, era imperativo determinar la necesidad de utilizar métodos buferizados para la generación del patrón, puesto que para sistemas con una baja propiedad determinística, la buferización es capaz de incrementar la estabilidad de características temporales de la señal como sería el período de la misma, y consecuentemente la frecuencia. Como un segundo punto, los sistemas de control digital requieren métodos de retroalimentación de la señal de salida del convertidor digital analógico de la tarjeta de adquisición de datos. Para sistemas no determinísticos, esta realimentación no se puede realizar en tiempo real de manera que la búsqueda de nuevas alternativas se hace fundamental.

Durante el proceso de evaluación y análisis de alternativas el método predominante para la determinación de la validez de las soluciones fue básicamente las pruebas controladas de laboratorio donde se fue capaz de determinar la funcionalidad de ciertos bloques dentro de la totalidad del sistema.

En casos como el del filtrado analógico también fue posible realizar procedimientos de simulación para determinar comportamientos y tendencias generales, sin embargo posteriores procedimientos de prueba y error fueron necesarios dados los altos requerimientos de precisión esperados del sistema. De la misma manera, los procedimientos relacionados a la transformada discreta de Fourier necesarios en la generación del patrón de contenido armónico variable, fueron sometidos a pruebas de simulación con el objetivo de aclarar el fundamento matemático detrás de su funcionamiento.

#### **4.4 Implementación de la solución.**

Durante el proceso de implementación de la solución fue necesario, en una primera instancia, enfocar la atención en la debida instalación del paquete de sistemas integrados compuesto por la tarjeta de adquisición de datos PCI 6024-E y la plataforma de desarrollo de software LabView. El fabricante especifica la necesidad de instalar primero los módulos correspondientes al software para después proceder con la debida instalación de los drivers de adquisición de datos terminando con la instalación física de dicha tarjeta dentro del sistema de PC. Se procedió según lo establecido por el fabricante y una vez que se logró instalar físicamente la tarjeta en el computador, el siguiente paso por realizar fue la debida configuración y verificación general del funcionamiento de las diversas funciones digitales y analógicas de la misma. Durante la instalación de los módulos de software se incluye automáticamente una aplicación llamada "Measurement and Automation Explorer" con la cual es posible verificar las características fundamentales de funcionamiento de la tarjeta de adquisición de datos, previo a la puesta en marcha de una aplicación desarrollada por el usuario. Entre las características verificables mediante esta aplicación se encuentran: funcionamiento de entradas analógica en todas sus configuraciones (RSE, NRSE, Diferencial, Semi-Diferencial), funcionamiento de la salida analógica y generación de funciones (onda senoidal de amplitud variable, voltaje en CD), funcionamiento de los contadores internos (generación de tren de pulsos a frecuencia variable), así como también es posible el acceso a información acerca del enrutamiento interno de señales e información sobre las calibraciones realizadas a la tarjeta, lo que luego sería de gran utilidad en la verificación del cumplimiento de uno de los objetivos del proyecto.

Una vez comprobado el correcto funcionamiento del equipo de hardware se prosiguió enfocando ahora la atención en los módulos de software. Como se mencionó en el apartado anterior, uno de los métodos utilizados en la discriminación de alternativas de solución fue los procesos de prueba y error. Una vez seleccionada la solución, este método fue también de gran utilidad en la depuración de los diferentes módulos que componen la totalidad del sistema. En lo concerniente a la interfaz gráfica, el método se aplicó en base a parámetros de estética y comodidad para el usuario. Por el contrario, en lo concerniente a los procesos internos involucrados en la generación del patrón, el método se aplico

con miras a cumplir con ciertos requerimientos de desempeño general del sistema, los cuales se describen a profundidad en el siguiente capítulo.

En términos generales, el aspecto fundamental a considerar durante la etapa de desarrollo de software fue la creación de una señal con propiedades armónicas variables. La simulación de herramientas brindadas por la plataforma LabView enfocadas a manipulaciones de contenido en frecuencia, como por ejemplo las transformadas de Fourier, fue de fundamental importancia en la consecución de los resultados esperados. Una vez implementada la forma de crear el patrón de calibración, se procedió con la implementación de la generación de dicho patrón a través de la interface digital a analógica de la tarjeta de adquisición de datos. Nuevamente, procesos de prueba como la experimentación con diferentes parámetros de generación fue requerida hasta alcanzar un comportamiento aceptable, impuesto por límites de desempeño esperados. Parámetros como la velocidad de muestreo de la generación, número de muestras del patrón y tamaños de buffers de entrada y salida analógica fueron algunas de las características que ayudaron a caracterizar el comportamiento del sistema, además de repercutir en un alto grado en posteriores etapas de desarrollo del proyecto, particularmente sobre los requerimientos del filtrado analógico.

La forma de evaluar la validez de la solución seleccionada se desarrolló básicamente mediante pruebas de laboratorio, donde se tenía como objetivo comparar los resultados experimentales con los resultados que predice la teoría. Así pues el desempeño esperado del sistema se comprobó mediante mediciones de los valores RMS de voltaje de patrones generados bajo distintas condiciones, entendiéndose, distintos contenidos armónicos y distintos rangos de voltaje, los cuales permitirían caracterizar la precisión del sistema bajo dichas condiciones. De igual manera las características en frecuencia del patrón de calibración fueron evaluadas mediante análisis de espectros de frecuencia en los cuales se tenían como objetivo caracterizar la pureza espectral de la señal generada, permitiendo consecuentemente validar el desempeño del filtrado analógico.

Finalmente, durante la elaboración y desarrollo de este proyecto fue necesario, por motivos internos a la organización del ICE, generar una serie de documentos que dieran a conocer el campo de aplicación del mismo y la importancia que representaría alcanzar su debida solución. Los documentos generados con el objetivo de ser publicados a lo interno de la institución fueron básicamente un artículo y un afiche donde se presentan los rasgos más significativos del proyecto, ambos se encuentran en la sección de apéndices B.2 y B.3 respectivamente.

## **C APÍTULO 5. DESCRIPCIÓN DE LA SOLUCIÓN.**

En el presente capítulo se hará un análisis exhaustivo de la solución planteada al problema en cuestión. Para obtener un primer acercamiento general al diseño del sistema obsérvense los apéndices B.4 y B.5 donde se desarrollan los diagramas de primer y segundo nivel. La descripción del software se dividirá en dos secciones; la primera corresponderá a la descripción del software principal mediante el cual se implementa la creación y generación del patrón de voltaje calibrador, mientras que en una segunda sección se entrará en detalle sobre el programa implementado para la calibración externa de la tarjeta PCI 6024-E.

### **5.1 Descripción del software principal.**

En este apartado se realizará un análisis profundo de cada uno de los bloques más básicos que componen los módulos del diagrama de segundo nivel mostrados en el apéndice B.4 y cuya implementación en LabView se muestra en las figuras B.1.2 y B.1.3 de la sección de apéndices. Además de ser necesario se mostrarán bloques cuya función es aún más específica pudiéndoseles considerar como los módulos de cuarto nivel dentro de su correspondiente módulo de tercer nivel.

#### **5.1.1 Sintetizador de señales multi- tono.**

##### Entradas

- Factor de escala: de ser necesario, esta señal se utiliza para indicar la amplitud de salida máxima a la que se quiere ampliar o reducir la escala del patrón sintetizado.
- Reset: esta señal se utiliza para reiniciar el proceso de creación de una señal con contenido armónico variable. De no utilizarse, la salida de este módulo será el mismo patrón creado ya sea, la primera vez que se instanció el módulo, o el creado la última vez que se reinició.
- Frecuencias, Amplitudes, Fases: Estas tres señales de entrada se utilizan para determinar las características correspondientes del patrón generado a la salida del módulo. Las señales se introducen cada una en forma de un arreglo de manera tal que los tres arreglos deben corresponder en tamaño según sea el número de tonos que se desean agregar.
- Error: Esta entrada puede ser utilizada para dar continuidad en la propagación de otra señal de error generada en algún otro módulo. En caso de presentarse un error a la entrada, el módulo no procesará ningún dato y su salida será inválida.
- Información de muestreo: esta señal esta compuesta por un grupo de dos señales, en concreto, el número de muestras y la frecuencia de muestreo. Ambas son fundamentales para el funcionamiento adecuado del algoritmo de creación de una señal multi- tono.



## Salidas

- Patrón: señal compuesta por la sumatoria de todos los tonos cuyos parámetros se introducen a la entrada del módulo. La forma de esta señal de salida es un tipo de datos que soporta LabView llamado "waveform" o forma de onda y en su interior contiene agrupados tres componentes: "y" es el arreglo que contiene los valores del patrón, y su tamaño es igual al número de muestras especificadas en la entrada del módulo; "dt" es el espaciamiento temporal que existe entre cada muestra; "t<sub>0</sub>" es una referencia indicando el tiempo inicial del patrón y se utiliza mayormente para propósitos de despliegue gráfico.
- Error de Salida: continúa la propagación del error ya sea generado en módulos anteriores, o generado internamente. Esta señal también agrupa una serie de tres componentes a su interior los cuales son: "estatus", señal booleana que informa sobre la presencia o no de un error; "código", contiene el código del error; "origen", nombra el módulo en el que se genera el error.

## Funcionamiento

Como se ha planteado desde el apartado 3.2 del marco teórico, las transformadas discretas de Fourier permiten desplegar la información contenida por una señal tanto en el ámbito temporal como en el ámbito de la frecuencia. Así pues, supóngase una señal de voltaje discreta en el tiempo, entonces mediante la aplicación de la transformada discreta de Fourier directa se puede obtener el espectro en frecuencia de dicha señal. Por otro lado, dado el espectro en frecuencia de una señal, es posible aplicar la transformada discreta de Fourier inversa para obtener la correspondiente representación temporal de dicha señal.

Lo anterior establece el fundamento de funcionamiento del módulo de síntesis de señales multi-tono. En la figura siguiente se muestra en (a) el bloque en LabView que representa al sintetizador de señales multi-tono, mientras que en (b) se muestra la implementación del algoritmo en LabView de dicho módulo. Los bloques de la siguiente figura encerrados en un círculo representan módulos de cuarto nivel, es decir, son bloques con un funcionamiento aún más específico introducidos dentro de los módulos de tercer nivel. Con el objetivo de alcanzar una mayor claridad en la descripción del módulo sintetizador de señales multi-tono se iniciará el análisis por el bloque encerrado en un círculo del lado derecho de la figura, el cual se encarga de desarrollar el algoritmo de la transformada discreta compleja de Fourier inversa.




**Figura 5.1** Representación (a) e implementación (b) del módulo sintetizador de señales multi- tono.

En las ecuaciones 3.2 y 3.4 del marco teórico de este informe se plantean las relaciones matemáticas correspondientes a la transformada discreta compleja de Fourier directa e inversa respectivamente. A manera de recordatorio se muestran dichas ecuaciones a continuación en el orden citado anteriormente.

$$X[k] = \frac{1}{N} \sum_{n=0}^{N-1} x[n] \left[ \cos\left(\frac{2\pi kn}{N}\right) - j \operatorname{sen}\left(\frac{2\pi kn}{N}\right) \right] \quad (3.2)$$

$$x[n] = \sum_{k=0}^{N-1} \operatorname{Re} X[k] \left[ \cos\left(\frac{2\pi kn}{N}\right) + j \operatorname{sen}\left(\frac{2\pi kn}{N}\right) \right] - \sum_{k=0}^{N-1} \operatorname{Im} X[k] \left[ \operatorname{sen}\left(\frac{2\pi kn}{N}\right) - j \cos\left(\frac{2\pi kn}{N}\right) \right] \quad (3.4)$$

El módulo encargado de realizar la DFT inversa es una de tantas herramientas de análisis matemático que brinda la plataforma LabView sin embargo su funcionamiento se puede comprobar mediante la implementación en una rutina de las relaciones matemáticas descritas anteriormente. Antes de mostrar la forma en que funciona la transformada inversa, es necesario comprender la forma en que se manipulan los datos a través de la transformada directa de Fourier. De esta manera, se muestra en la siguiente figura la rutina que genera la DFT compleja directa.



**Figura 5.2** Implementación de la transformada discreta compleja de Fourier directa.

Si se observa con atención la figura anterior se podrá notar la presencia de dos bloques, uno anidado dentro del otro, y dentro de los cuales se llevan a cabo los cálculos de la rutina. Cada uno de estos bloques posee dentro de sí dos pequeños cuadros azules con las letras “N” e “i”, los cuales conforman los índices de un ciclo “FOR”, donde (N-1) es el límite superior del ciclo e i es el número de iteración, comenzando siempre en cero. Dentro del ciclo FOR interno se lleva a cabo la sumatoria de la ecuación 3.2 correspondiente a la correlación de las señales, además nótese que el índice i de este ciclo corresponde a la variable n en la ecuación. El triángulo encerrado en un círculo convierte sus entradas superior e inferior en la parte real e imaginaria de un número complejo respectivamente. En el borde inferior derecho de este ciclo anidado se encuentra un cuadro con un triángulo anaranjado que apunta hacia arriba, el cual actúa como un registro que guarda el valor generado en la iteración actual y lo pasa a la siguiente iteración por medio del registro localizado en el borde inferior izquierdo, para así lograr el efecto de sumatoria requerido por la ecuación.

El ciclo FOR externo se encarga de incrementar el valor de k de la ecuación en cuestión, indicando así el índice del arreglo de salida donde se debe guardar el resultado de la sumatoria del ciclo anidado para cada valor de k. El valor del índice N de los ciclos FOR se obtiene calculando el tamaño del arreglo que contiene los valores de la señal de entrada, es decir, calculando el número de muestras de la señal entrante. Además el valor de este índice es igual al valor de N en la




ecuación. Por último nótese que la relación matemática posee un factor multiplicativo de  $(1/N)$ , mientras que en la rutina este paso se omite. La justificación para esta omisión la da la teoría, donde se establece que el factor  $(1/N)$  se puede aplicar en la transformada directa, en la inversa, o se puede aplicar como un paso independiente a estos dos procedimientos. En el caso particular de las herramientas brindadas por LabView, este factor se aplica a la salida de la transformada inversa, como se verá más adelante.

La forma de los datos a la salida de este bloque se verá más adelante en la sección de resultados experimentales, sin embargo lo importante en este punto es rescatar que la aplicación del procedimiento de la transformada discreta compleja de Fourier directa a una onda generará a su salida el espectro complejo en frecuencia de dicha onda, pero además el valor de cada espiga en frecuencia tendrá una amplitud igual a la multiplicación de la amplitud de la armónica en el dominio del tiempo correspondiente por un factor de  $(N/2)$ , y en caso de tratarse de la espiga de CD, su amplitud será igual al valor en el dominio del tiempo por  $(N)$ , donde  $N$  es el número de muestras. De esta manera, si por ejemplo se tuvieran 20 muestras de una onda senoidal pura de  $F$  Hz con amplitud de 1 voltio sobre un valor de CD de 1 voltio aplicado a este módulo, la espiga correspondiente a CD tendría una amplitud de 20 mientras que la espiga correspondiente a  $F$  Hz tendría una amplitud de 10. Lo anterior es un punto fundamental para entender la forma en que se requieren procesar los datos en el módulo de síntesis de señal multi-tono, previo al cálculo de la DFT compleja inversa, como se mostrará más adelante.

En la figura que se muestra a continuación se presenta el bloque que implementa el algoritmo de cálculo de la transformada discreta compleja de Fourier inversa, cuya relación matemática se planteó en la ecuación 3.4 anteriormente. El concepto de funcionamiento es muy similar al del bloque anterior, donde la implementación de las sumatorias se realiza por medios de ciclos FOR. El ciclo anidado realiza simultáneamente las sumatorias requeridas por la expresión matemática, de manera que su índice de incremento " $i$ " ahora representa la variable  $k$ . Observa cuidadosamente la figura se puede notar como la parte real del espectro complejo de entrada del módulo se multiplica por un coseno real y un seno imaginario, mientras que la parte imaginaria del espectro se multiplica y por ende contribuye a la transformada con un seno real y un coseno imaginario.

Por otro lado el índice de incremento " $i$ " del FOR externo representa la variable  $n$  de la expresión matemática. De esta manera por cada valor de  $n$  se ejecuta un ciclo completo del FOR anidado, y una vez terminado este ciclo la sumatoria de las contribuciones de la parte real e imaginaria del espectro se restan y se guardan en el lugar del arreglo de salida correspondiente al índice  $n$  del FOR externo. Nuevamente el valor de  $N$  en la expresión matemática se obtiene calculando el tamaño del arreglo de entrada, es decir, calculando el número de muestras en la entrada.




**Figura 5.3** Implementación de la transformada discreta compleja de Fourier inversa.

Por último, nótese que el paso posterior a la resta de las contribuciones de la parte real y la parte imaginaria es la inclusión del factor multiplicativo  $(1/N)$  mencionado con anterioridad.

Todo lo anteriormente citado ilustra el funcionamiento del módulo de cálculo de la transformada discreta compleja de Fourier inversa utilizado en el módulo de síntesis de señales multi-tono. Se continuará ahora con el análisis del segundo bloque de cuarto nivel encerrado en un círculo en la parte izquierda de la figura 5.1, al cual se le llamará el bloque de chequeo de parámetros. Tanto este bloque como el resto de las manipulaciones de datos que se dan en el módulo de síntesis de señales multi-tono tienen como objetivo acomodar los parámetros a la entrada del mismo de manera tal que la operación de la DFT compleja inversa se pueda llevar a cabo satisfactoriamente.


En la siguiente figura se presenta un diagrama de flujo que muestra el funcionamiento general del módulo de chequeo de parámetros. Como se puede observar, el primer paso consiste en verificar la señal de error entrante. En caso de existir un error, el resto del algoritmo se pasa por alto produciendo valores incorrectos en las salidas del módulo, pero en caso contrario, se procede con el resto de la verificación. Nótese que cada una de las verificaciones, representadas por los rombos, tiene la opción de generar un resultado positivo o negativo. Si el resultado es positivo simplemente se continúa con el resto de procedimientos de verificación, sin embargo, de ser el resultado negativo se lleva a cabo un proceso de concatenación del error producido con la señal del error anterior independientemente de si exista o no un error previo, de manera que a pesar de existir un error, se ejecutan el resto de verificaciones que queden por delante.



**Figura 5.4** Diagrama de flujo del módulo de chequeo de parámetros.

La primera verificación básica es comprobar que algunos parámetros de entrada cumplan con un rango establecido. En concreto, se requiere que el tamaño del arreglo de frecuencias, el valor de las frecuencias, el valor de la frecuencia de muestreo y el valor del número de muestras sean todos mayor que cero, además en el caso específico del valor de las frecuencias se permite un valor igual a cero denotando el valor en CD. En caso de que alguno de estos parámetros no cumplan la verificación se genera un error el cual se concatena con otros posibles errores generados en próximas verificaciones.

El próximo procedimiento consta en verificar que los arreglos que contienen los valores de las amplitudes, las frecuencias y las fases del patrón que se quiere generar sean todos de la misma longitud. En caso de existir un error, se manejaría de forma similar al caso anterior y se procede con el siguiente paso. Esta siguiente verificación requiere el cumplimiento del criterio de Nyquist, y su implementación se muestra a continuación.




**Figura 5.5** Implementación de la verificación del criterio de Nyquist.

Como se puede observar, la operación realizada dentro del círculo del lado izquierdo de la figura compara cada uno de los valores dentro del arreglo de frecuencias con la mitad del valor de la frecuencia de muestreo. De cumplirse el criterio, el conjunto compuesto por amplitud, frecuencia y fase de cada uno de los componentes armónicos pasa por un procedimiento de manipulación donde se realizan básicamente dos operaciones, una normalización de la fase junto con la conversión a radianes y de ser pertinente, un ajuste en CD. La normalización de la fase se realiza dentro del círculo en el centro de la figura, y tiene como objetivo desplazar todos los valores de las fases dentro de un rango entre 0 y  $2\pi$ . Considérese por ejemplo una fase de  $400^\circ$ , entonces en el primer paso se divide dicha fase entre  $360^\circ$  lo que daría como resultado  $1.\overline{11}$ . El siguiente paso consiste en restar al resultado anterior, el redondeo del mismo hacia el menor entero, es decir  $1.\overline{11} - 1 = 0.\overline{11}$ . Este último resultado es luego multiplicado por  $2\pi$  para obtener la fase normalizada en radianes igual a 0.698 radianes equivalente a  $40^\circ$ . Nótese también la presencia de una estructura "CASE" rotulada como "Ajuste en CD" previo a la normalización de la fase, y cuyo caso a evaluar es si la frecuencia entrante es igual a cero, es decir los valores de CD. En este punto vale recalcar la importancia del ajuste en CD, donde la amplitud se multiplica por 2 y a la fase se le asigna un valor de  $90^\circ$ . La importancia de este ajuste se hará evidente en una última modificación de los datos que se realizará fuera de este módulo de chequeo de parámetros, previo a la aplicación del algoritmo de la transformada discreta compleja de Fourier inversa.

El último procedimiento de verificación en el módulo de chequeo de parámetros es la comprobación de la síntesis de un número entero de ciclos para todas las frecuencias del patrón. Para esto se divide cada una de las frecuencias de las componentes armónicas entre el cociente de la división de la frecuencia de

muestreo entre el número de muestras. Si el valor absoluto de la resta entre el resultado anterior y el redondeo al entero más cercano de dicho resultado es mayor a cero, entonces no se cumple la condición y se generará un error.

Continuando con el análisis del módulo de síntesis de señales multi-tono existe todavía un paso más previo al cálculo de la DFT compleja inversa, en el cual se realiza un último ajuste a los datos con el objetivo de adaptar sus valores para que el resultado de la aplicación de la DFT compleja inversa sea el esperado, y también se da la conformación del espectro en frecuencia complejo del patrón. La implementación de estos ajustes se muestra a continuación.



**Figura 5.6** Ajuste y conformación del espectro complejo previo a la DFT compleja inversa.

En es punto es fundamental recordar que cuando se realizó el análisis de los algoritmos de las transformadas discretas de Fourier, se concluyó que a la salida de la aplicación del procedimiento de la transformada discreta compleja de Fourier directa el valor de cada espiga en frecuencia tendrá una amplitud igual a la multiplicación de la amplitud de la armónica en el dominio del tiempo correspondiente por un factor de  $(N/2)$ , y en caso de tratarse de la espiga de CD, su amplitud será igual al valor en el dominio del tiempo por  $(N)$ . Mediante el ajuste en cuestión lo que se busca es lograr exactamente el mismo efecto en las amplitudes de las espigas para que la DFT compleja inversa resulte en el valor esperado. En la parte izquierda de la figura anterior se pueden observar tres procedimientos distintos encerrados en un círculo. El primero de ellos en la parte superior obtiene el tamaño de la parte positiva del espectro imaginario en frecuencia. Para esto toma el número entero menor más cercano del resultado de dividir  $N$  entre 2, y a este resultado le suma 1. El procedimiento en el medio toma los valores del arreglo de amplitudes y los multiplica por  $(N/2)$ , sin embargo, debido a que la amplitud en CD había sido previamente multiplicada por 2 en el

módulo de chequeo de parámetros, su factor multiplicativo final será  $(1/N)$ . Con esto se logra el objetivo buscado para las amplitudes del espectro. Finalmente el procedimiento inferior multiplica las frecuencias por un factor de escala que se define en la siguiente ecuación.

$$\text{Factor de escala para frecuencias} = \frac{N}{F_s} \quad (5.1)$$

Este factor se aplica con el objetivo de determinar la resolución en frecuencia del arreglo que contendrá la parte positiva del espectro. Considérese por ejemplo valores de  $N = 2000$  muestras y  $F_s = 1000$  muestras/seg, entonces el tamaño de arreglo que contendrá la parte positiva del espectro sería de 1001 muestras (0 hasta 1000) y el factor de escala sería 2. Se sabe, según el teorema de Nyquist, que la frecuencia máxima de una señal discretizada a 1000 muestras/seg será de 500Hz, entonces aplicando el factor de escala, el contenido de la componente de 500Hz se encontrará en el campo 1000 del arreglo del espectro. De lo anterior se concluye una resolución  $(F_s/N)$  de 0.5 Hz en el espectro de frecuencia.


El siguiente paso se lleva a cabo en un ciclo FOR, y es aquí donde se le da forma a la parte positiva del espectro imaginario en frecuencia. Como se puede observar de la figura, los valores de frecuencia con su respectivo factor de escala determinan la posición del arreglo donde se introducirá la amplitud de la espiga (parte superior del FOR) correspondiente a dicha frecuencia así como su fase (parte inferior). Nótese que a la fase se le resta el valor de  $\pi/2$ , procedimiento cuyo objetivo se aclarará en seguida.

A la salida del ciclo FOR se tienen dos arreglos de tamaño  $(N/2+1)$  que contienen amplitudes de las espigas y sus respectivas fases pero en formato polar. El paso a seguir es convertir estos pares de valores contenidos en los arreglos en formato complejo. Si se observa con atención, la representación de una onda senoidal con cero grados de desfase en la parte positiva del espectro imaginario se representa como sigue:  $0 - Xj$ , donde  $X$  es la amplitud de la espiga. Sin embargo dicha representación compleja requiere en el dominio polar un ángulo de  $-90^\circ$  o  $-\pi/2$  radianes. Además, se desea que por defecto la salida del módulo sintetice ondas senoidales con cero grados de desfase. Es por todo lo anterior que a las fases del ciclo FOR se les resta un valor de  $\pi/2$ , y es por esto también que en el módulo de chequeo de parámetros se establece un valor de  $90^\circ$  a la fase en CD.

Para obtener la parte negativa del espectro, simplemente se obtienen los valores conjugados de la parte positiva, y mediante una prueba de paridad al número de muestras se establece el tamaño requerido del espectro negativo complejo, para así concatenarlo luego del espectro positivo. Nótese que debido a la propiedad de periodicidad del espectro de señales discretas, es matemáticamente correcto representar la parte negativa del espectro hacia la derecha de la parte positiva del mismo.

### 5.1.2 Factor de corrección digital (FCD).

En la siguiente figura se muestra en (a) el bloque que representa al módulo de factor de corrección digital en LabView, y en (b) la implementación de dicho módulo.



**Figura 5.7** Representación (a) e implementación (b) del módulo factor de corrección digital

#### Entradas

- selección: esta entrada le dice al programa si la rutina se debe de ejecutar sin desplegar la interfaz gráfica mostrada en la parte inferior de la figura B.1.1 de la sección de apéndices, o si es necesario mostrarla en caso de que se el usuario requiera hacer un cambio.
- Amplitudes: la constituye un arreglo conteniendo todas amplitudes introducidas por el usuario a través de la interfaz gráfica principal.

#### Salidas

- Amplitudes corregidas: arreglo que contiene las amplitudes de la entrada del módulo multiplicadas cada una por su respectivo factor de corrección.

#### Funcionamiento

Como se puede observar en la figura anterior, la señal de selección maneja una propiedad del panel frontal de la interfaz gráfica llamada "FP.Open" la cual

determina si dicha interfaz será desplegada cada vez que se instancia el módulo FCD. Esta misma señal luego determinará la forma en que acabará la rutina, ya sea en forma automática, o determinada por la necesidad del usuario en caso de que la interfaz se haya mostrado.

El módulo FCD básicamente divide el arreglo de amplitudes según sus frecuencias. Esta división se da en bandas de cada 3 frecuencias a las cuales se le aplica una ganancia propia de esa banda, determinada por el usuario en la interfaz gráfica del FCD. A la salida, los grupos de amplitudes se concatenan en un arreglo de salida el cual contendrá las amplitudes corregidas en el orden original de la entrada. El objetivo de estas pequeñas ganancias digitales radica en la compensación de las pequeñas variaciones a lo largo de la banda de paso de la etapa de filtrado analógico.

### **5.1.3 Generador de parámetros comparativos.**

#### Entradas

- restart averaging: señal booleana requerida por un módulo de cuarto nivel para reiniciar el proceso de cálculo del espectro en potencia.
- Patrón: es el patrón multi-tono sintetizado previamente, sobre el cual se harán los cálculos pertinentes para obtener parámetros comparativos.
- Armónicos: arreglo que contiene las amplitudes de los diferentes armónicos contenidos en el patrón, los cuales son introducidos por el usuario a través de la interfaz gráfica.
- error entrada: al igual que en los módulos anteriores, esta señal se encarga de propagar errores generados ya sea en módulos exteriores, o a lo interno del módulo.


#### Salidas

- THD: esta señal presenta el valor de la distorsión armónica total calculada sobre el patrón de entrada.
- Espectro de potencia: presenta el espectro de potencia calculado para el contenido armónico del patrón de entrada.
- RMS: contiene el cálculo del valor de voltaje RMS sobre el patrón de entrada.
- % armónicos: arreglo cuya longitud es igual a la longitud del arreglo "armónicos" de entrada y cuyo contenido representa el porcentaje de presencia de cada uno de los armónicos dentro del total de la señal constituida por el patrón de entrada.
- error salida: continúa la propagación del error hacia módulos posteriores.
- Fundamental detectada: esta señal contiene la frecuencia fundamental detectada a partir de un análisis de armónicos generado sobre el patrón de entrada.



## Funcionamiento

La figura a continuación muestra en (a) la representación del módulo generador de parámetros comparativos en LabView, y en (b) la implementación respectiva a este módulo.



**Figura 5.8** Representación (a) e implementación (b) del módulo generador de parámetros comparativos.

La importancia en la generación de parámetros comparativos radica básicamente en dos aspectos: primero, brindan un modelo teórico que permite comparar y caracterizar la precisión en la generación de los datos por parte del sistema, y segundo, brindan al usuario las herramientas para determinar la certeza y precisión del instrumento de medición al que se le aplica el patrón durante un proceso de calibración.

Como se puede observar en la figura anterior, este módulo de tercer nivel se compone además de tres bloques de cuarto nivel. De izquierda a derecha, los dos primeros bloques son herramientas provistas por la plataforma LabView para el análisis matemático de señales. El primero de ellos tiene el objetivo fundamental de calcular el espectro en potencia del patrón multi-tono creado previamente. En concreto la amplitud de la espiga correspondiente a cada componente en frecuencia se calculará según la siguiente relación matemática:

$$\text{Amplitud de espiga (dB)} = 10 \log_{10} V_{RMS}^2 \quad (5.2)$$

, donde el  $V_{RMS}$  representa el valor RMS de la componente armónica correspondiente a la espiga.

El segundo módulo obtiene dos parámetros a partir del análisis espectral del patrón de entrada, la componente fundamental detectada y la distorsión armónica total (DAT) con respecto a la componente fundamental. La DAT o THD por sus siglas en inglés (total harmonic distortion) se define como la relación entre la sumatoria de los valores RMS del contenido armónico y el valor RMS de la componente fundamental. En otras palabras, expresado mediante una relación matemática:

$$DAT = \frac{\sqrt{\sum_{i=1}^n (V_i^2)}}{V_{RMS\ fund}} \quad (5.3)$$

, donde  $V_i$  es el valor RMS de cada componente armónica y  $V_{RMS\ fund}$  es el valor RMS de la componente fundamental.

El último bloque de más a la derecha de la figura anterior se encarga de calcular los dos parámetros comparativos más importantes, el valor RMS del patrón y el porcentaje de presencia de cada armónica con respecto a la totalidad del patrón. En la teoría se plantea un procedimiento matemático que permite obtener el porcentaje del enésimo armónico cuyo voltaje RMS se denominará  $V_N$  contenido sobre la totalidad de una señal cuyo voltaje RMS se denominará  $V_{RI}$ :


1. Primero se obtienen los valores de tensión RMS total  $V_R$  y tensión media  $V_0$ .
2. Luego se obtiene el valor RMS de las componentes armónicas según la siguiente ecuación:

$$V_{RI} = \sqrt{(V_R^2 - V_0^2)} \quad (5.4)$$

3. El porcentaje del enésimo armónico sobre el total es:

$$\% \text{ presencia} = \left(1 - \frac{V_{RI} - V_N}{V_{RI}}\right) * 100 \quad (5.5)$$

La implementación del procedimiento anterior se muestra en la siguiente figura.



**Figura 5.9** Obtención del valor RMS y el porcentaje de presencia de cada armónica.

Nótese de la ecuación 5.4 que el valor medio es parte de la definición del valor total RMS  $V_{RI}$ , sin embargo dado que en este caso se generan ondas senoidales puras y sin distorsión, el valor de la tensión media del patrón se asume como cero, lo cual se refleja en la figura donde la entrada etiquetada “Medio” se deja sin conexión alguna. En el primer círculo a la izquierda de la figura se calcula el valor RMS de todas las componentes armónicas del patrón. En el segundo círculo se genera el valor de  $V_{RI}$  dado por la raíz cuadrada de la sumatoria de los valores RMS al cuadrado de todas las componentes armónicas. Finalmente en el ciclo FOR se lleva a cabo el cálculo de la expresión 5.5 para cada uno de los componentes del arreglo que entra al mismo.

#### 5.1.4 Módulo de moldeo de ruido de cuantificación.

##### Entradas

- dither: por medio de esta señal el usuario introduce el valor de la amplitud máxima de ruido blanco que se desea añadir en la generación del patrón.
- Reset: señal booleana utilizada para reiniciar la síntesis de tanto la onda multi-tono como la onda de dither o ruido blanco.
- Dither: señal booleana seleccionada por el usuario cuya función es la habilitación de la adición del patrón de ruido dither al patrón de contenido armónico variable.
- Dispositivo: esta señal indica el número del dispositivo sobre el cual se desea correr la generación, en este caso la tarjeta PCI 6024-E. Este número se le asigna automáticamente al dispositivo durante la instalación del mismo.
- Conglomerado: este conglomerado es el generado en la unidad de procesamiento matemático de señales, analizado previamente como un bloque de segundo nivel. Mediante el contenido de esta señal se re-sintetizará el patrón multi-tono con el objetivo de aplicarle métodos de realimentación y procesamiento digital.

- Canal DAQ Salida: por medio de esta señal y a través de la interfaz gráfica el usuario escoge el canal analógico de la tarjeta DAQ (PCI 6024-E) por el cual desea generar el patrón de contenido armónico.
- Error Entrada: señal que permite la propagación de errores desde módulos anteriores y hacia módulos posteriores.
- Moldeo Ruido: señal booleana seleccionada por el usuario que permite seleccionar la aplicación o no del método digital de moldeo de ruido.
- stop: señal booleana que permite detener la ejecución del módulo específico y de la aplicación total.


### Salidas

- datos: arreglo generado a lo interno del módulo que contiene las correcciones pertinentes a la aplicación del método de realimentación y moldeo de ruido. Este arreglo contiene la versión final de los datos del patrón previo a la generación del mismo.
- Clip: señal booleana utilizada en la interfaz gráfica para indicar si la amplitud máxima del patrón que será generado excede el rango de la tarjeta de adquisición de datos establecida como  $\pm 10V$ .
- Error Salida: contiene el posible error generado en módulos anteriores o a lo interno de este módulo.


### Funcionamiento

En la figura a continuación se muestra en (a) la representación del módulo de moldeo de ruido en LabView y en (b) la implementación del ciclo de procesamiento digital del error el cual es realimentado desde la salida del convertidor digital a analógico de la tarjeta de adquisición de datos. Cabe resaltar que en este módulo se lleva a cabo la primera interacción con la tarjeta de adquisición de datos, mediante las funciones de configuración de entrada y salida analógica.

En la parte superior de (b) en la figura se puede observar la entrada del arreglo de datos del patrón al ciclo WHILE en el que se lleva a cabo el procedimiento de realimentación. Para este punto los datos contenidos en dicho arreglo poseen las debidas modificaciones introducidas por procedimientos tales como el factor de corrección digital (FCD) y la adición de ruido blanco bajo el concepto de "Dither". La síntesis del efecto de "dithering" se desarrolla mediante una herramienta provista por LabView en la cual se genera ruido blanco a una frecuencia de muestreo igual a la frecuencia de muestreo a la que se generará el patrón y en una cantidad igual al número de muestras que compone el patrón.



(a)



(b)

**Figura 5.10** Representación (a) e implementación (b) del módulo de moldeo de ruido.

En este punto es necesario recordar un concepto mencionado con anterioridad al cual se le refirió como la propiedad “determinística” del sistema, la cual determina la capacidad del mismo de llevar a cabo aplicaciones que requieren operaciones en tiempo real. Para efectos de la totalidad del sistema, lo mejor hubiese sido contar con un procedimiento que permitiera la generación, realimentación, y procesamiento de los datos en tiempo real, de manera que cualquier acción correctiva pudiera aplicarse simultáneamente con la generación del patrón. Desafortunadamente la unidad compuesta por el sistema operativo y la tarjeta de adquisición de datos carece de la propiedad determinística.

Todo lo anteriormente citado fue fundamental en la determinación del esquema de funcionamiento general del proceso de generación del patrón el cual se divide básicamente en dos operaciones distintas y consecutivas. En la primera

operación se produce una generación en modo punto a punto (generación no buferizada) de los datos del patrón haciendo uso de una técnica llamada temporización por software en la que el sistema operativo controla la velocidad a la que se generan las muestras a través de la salida analógica. En este punto los datos son generados a una frecuencia mucho más baja de la real, con el objetivo de lograr la debida realimentación y procesamiento digital del error en la cuantificación. En este paso, todos los datos corregidos mediante la realimentación se almacenan en un arreglo cuya longitud es igual a la longitud del arreglo original que contenía los datos del patrón sin corregir. Hecho lo anterior, se procede a generar el contenido del arreglo corregido en modo buferizado y utilizando la técnica de temporización por hardware en la que la tarjeta PCI 6024-E controla la frecuencia de generación del patrón. El primero de estos pasos es el que se lleva a cabo en la figura anterior.

Nótese hacia la izquierda de la figura anterior la presencia de dos módulos de cuarto nivel, donde al superior se le llama "AO CONFIG" y al inferior se le llama "AI CONFIG". Ambos bloques son herramientas provistas por LabView para la configuración de las propiedades de buferización de los canales de salida y entrada analógica respectivamente. Como se observa en la figura, ambos bloques tiene a su entrada un 0 rotulado como "no buffer". Lo anterior configura la generación y el muestreo punto a punto sin la previa asignación de espacios de memoria para un buffer. Debido a la necesidad de generar y muestrear el patrón de forma simultánea, ambas operaciones se trabajan no en forma secuencial, sino más bien en forma paralela con lo que se logra el efecto de entrada y salida analógica sincronizadas.

El procedimiento encerrado por el rectángulo muestra la manera en que se implementa el moldeador de ruido de segundo orden, cuyo diagrama funcional se muestra en la figura 3.6 de la sección de marco teórico. Los bloques de cuarto nivel contenidos en el procedimiento se les conoce como "UNIT DELAY", y su función es la de generar un retardo discreto equivalente a un ciclo. En otras palabras, el dato entrante al bloque se almacena durante un ciclo del WHILE, y las flechas que miran hacia la izquierda se encargan de realimentar digitalmente el dato almacenado en el ciclo anterior por el retardador discreto hacia el ciclo actual, dando como resultado el efecto buscado de integración discreta.

Por último nótese la utilización de dos bloques más de cuarto nivel llamados "Single Update" y "AI S-SCAN". El primero de ellos se encarga de realizar una única actualización por ciclo del convertidor digital a analógico de la tarjeta. El segundo en cambio se encarga de realizar una única lectura del dato en la entrada analógica. A su entrada se encuentra una señal rotulada como "read oldest data" la cual configura el muestreo para que se realice sobre el dato existente en el ciclo actual pero previo a que se lleve a cabo una actualización en la salida analógica la cual se encuentra realimentada.

### 5.1.5 Módulo de generación buferizada.

Se muestra a continuación la implementación del módulo en cuestión.




Figura 5.11 Implementación del módulo de generación buferizada.

#### Entradas

- Patrón: lo compone el cúmulo  $(dt, t_0, Y)$  con el arreglo final de datos del patrón multi-tono.
- Dispositivo: identificador del dispositivo sobre el cual se desea realizar la generación.
- Canal DAQ de Salida: canal de salida analógica de la tarjeta PCI 6024-E sobre el que se generará el patrón, seleccionado por el usuario.
- Información de muestreo: son los datos de número de muestras y frecuencia de muestreo incluidas en la señal "Conglomerado de datos del patrón" introducida desde la unidad de procesamiento matemático de señales.
- Error entrada: señal que contiene todos los posibles errores generados y propagados por los módulos anteriores.

#### Salidas

- Comandos de generación: forman parte de las instrucciones internas generadas a partir de la interacción entre el compilador de LabView y los drivers "NI-DAQ" (drivers de la tarjeta PCI 6024-E).

## Funcionamiento

Como se puede observar en la figura B.1.3 de la sección de apéndices, el módulo de generación buferizada compone la última sección del bloque de segundo nivel llamado la unidad de generación del patrón calibrador. En este módulo es donde existe la mayor interacción con el hardware del sistema, en concreto la tarjeta PCI 6024-E, debido a que es aquí donde se generan la mayoría de comandos que permiten una interacción fluida entre el computador y la tarjeta DAQ.

De izquierda a derecha los módulos de cuarto nivel desempeñan las siguientes funciones. En una primera instancia, el bloque "AO CONFIG" se encarga de configurar las funciones del buffer de la salida analógica. Debido a que en este caso la generación si se va a realizar en formato buferizado, se introduce a este bloque la señal correspondiente al número de muestras del patrón para configurar los espacios de memoria que serán destinados para el buffer de salida. Además se configura el canal analógico de salida de la tarjeta DAQ que se desea utilizar (dos opciones: 0 o 1) en el dispositivo identificador por la señal de entrada "Dispositivo." El siguiente bloque "AO WRITE" tiene la función de escribir en el buffer de salida el arreglo correspondiente a los valores del patrón de calibración. Sin embargo esta operación se realiza sólo en el primer ciclo en que se ejecuta este módulo. A partir del segundo ciclo la función del bloque consiste en reportar cualquier error durante la generación, para así poder ser reportado por el programa. El bloque siguiente "AO START" da inicio a la acción de generación del patrón. A su entrada se encuentra la señal correspondiente a la frecuencia de muestreo introducida por el usuario a través de la interfaz gráfica, la cual le indica a la tarjeta la velocidad a la que debe demandar datos desde el buffer del computador. La entrada con un valor de "0" le indica al módulo que la generación se realizará en forma continua. Finalmente cuando el usuario desea detener la generación, el bloque "AO CLEAR" se encarga de realizar esa acción, además de liberar los recursos destinados por el computador para la generación, como por ejemplo los espacios de memoria del buffer. El último bloque, "Error", maneja en forma sencilla cualquier error que se haya generado y propagado a través de la línea generando una ventana en la cual se detallan los pormenores del error.

## **5.2 Descripción del software de calibración de la tarjeta DAQ.**

El procedimiento que se toma como referencia para desarrollar el software de calibración de la tarjetas de la serie E es el recomendado por el fabricante. El documento que explica dicho procedimiento en detalle llamado "E Series Calibration Procedure" se encuentra en la sección A.4 de anexos de este informe.



## 5.2.1 Módulo de verificación de entrada analógica.

### Entradas

- Acoplamiento & configuración de entrada: configura opciones de acople de entrada analógica (DC, AC) así como la configuración de entrada la cual puede ser seleccionada de entre las siguientes opciones: diferencial, NRSE, RSE.
- Límites de entrada: se utilizan para seleccionar la ganancia del amplificador de ganancia programable presente en el convertidor ADC de la entrada analógica. Las posibles ganancias configurables y sus respectivos rangos de voltaje se muestran en la siguiente tabla:

**Tabla 5.1** Valores de ganancias programables permitidas.

<b>Ganancia</b>	<b>Rangos (Voltios)</b>
0.5	-10 a 10
1	-5 a 5
10	-0.5 a 0.5
100	0.05 a 0.05


- Dispositivo: identificador del dispositivo sobre el que se desea realizar la verificación.
- Canales: canal de entrada analógica sobre a la que se desea realizar la verificación.
- Número de muestras: número total de muestras que se desean adquirir a través de la entrada analógica.
- Frecuencia de muestreo: velocidad a la que se desean adquirir las muestras.

### Salidas

- Media: lo compone el valor promedio de los valores de las muestras adquiridas a través de la entrada analógica.
- Comandos de ejecución: comandos implícitos que indican a la tarjeta realizar las funciones de adquisición analógica adecuadas.

### Funcionamiento

En la siguiente figura se muestra la implementación del módulo en cuestión. Como se puede observar todas las entradas de este módulo forman parte de la entrada llamada "Condición de verificación" del bloque de segundo nivel llamado unidad de verificación. Básicamente lo que se requiere es realizar un muestreo buferizado de la entrada analógica. El fabricante plantea entre sus recomendaciones, utilizar una configuración de entrada diferencial y obtener únicamente 10000 muestras.



**Figura 5.12** Implementación de la verificación de la entrada analógica.

Las funciones de los bloques de cuarto nivel son similares a las de los bloques utilizados en la generación buferizada en la sección del software principal, únicamente que en este caso se realiza lectura y no escritura. En el bloque encerrado en el círculo se lleva a cabo la operación para obtener el valor promedio de las 10000 muestras obtenidas. Este valor medio constituye el parámetro de verificación de la entrada analógica, el cual se puede comparar con los valores presentes en las tablas que provee el fabricante en el documento “E Series Calibration Procedure” y que se presentan en la sección de anexos. Finalmente el ciclo WHILE anidado verifica si se desea realizar una nueva adquisición o una verificación diferente.

## 5.2.2 Módulo de verificación de la salida analógica.


### Entrada

- Voltaje: también forma parte de la señal de segundo nivel llamada “Condición de verificación” y represente el voltaje que se desea generar en la salida analógica.

### Salida

- Comandos de ejecución: la única salida relevante de este módulo son los comandos generados por el sistema operativo para el adecuado funcionamiento de la generación a través de la salida analógica.

Se muestra a continuación la implementación de este módulo.




**Figura 5.13** Implementación de la verificación de la salida analógica.

### Funcionamiento

El bloque de cuarto nivel llamado "Single Update" es una herramienta provista por LabView para el manejo de la salida analógica. La única función de este bloque es actualizar el valor del convertidor digital a analógico con el valor introducido por el usuario a través de la entrada "Voltaje". Una vez actualizado, este valor permanece en la salida analógica hasta que se actualice con algún otro valor. En caso de generarse un error, este se manejaría por el bloque de cuarto nivel "Error" creando una ventana de aviso al usuario.

### **5.2.3 Módulo de verificación de los contadores internos.**

Se muestra a continuación la implementación del presente módulo.



**Figura 5.14** Implementación de la verificación de los contadores internos.

### Entradas

- Dispositivo: valor del identificador del dispositivo sobre el que se verificarán los contadores.
- Contador: lo constituyen dos opciones: 0 o 1. Indican el contador interno que el usuario desea verificar.
- Polaridad de salida: dos posibles opciones de selección para el usuario: positiva o negativa. Indican la polaridad con que se generará el pulso.
- Parámetros del pulso: esta señal se compone básicamente de dos parámetros: la frecuencia del pulso y el ciclo de trabajo del pulso, ambos configurables por el usuario a través de la interfaz gráfica.

### Salidas

- Frecuencia de trabajo real: es parte de los parámetros comparativos generados por el programa y se calcula internamente mediante rutinas preestablecidas en los drivers de la tarjeta de adquisición de datos. Indica al usuario la frecuencia real del tren de pulsos generado por el contador seleccionado.
- Ciclo de trabajo real: presenta condiciones similares al caso anterior.

- Comandos de ejecución: son parte de los comandos de operación generados por el sistema operativo para el correcto funcionamiento de la generación del tren de pulsos.


### Funcionamiento

La verificación del contador se lleva a cabo mediante la medición de la frecuencia de un tren de pulsos generado desde el contador de la tarjeta. De esta manera el objetivo de este módulo es lograr este efecto a través de las salidas GPCTR0-OUT o GPCTR1-OUT (contador 0 y 1 respectivamente) de la tarjeta de adquisición de datos.

En la figura anterior se observan varios bloques de cuarto nivel provistos por LabView para el manejo de los contadores internos. En el primero de ellos llamado "Group Config" se configura el contador seleccionado del dispositivo seleccionado para trabajar en modo de generador de tren de pulsos. El segundo llamado "Pulse Specs" es un bloque genérico que permite la configuración de una serie de especificaciones distintas del contador. En este caso una de sus entradas le indica que la especificación por configurar serán la frecuencia y el ciclo de trabajo cuyos valores se introducen al módulo de tercer nivel por medio de la entrada "Parámetros del pulso". Otra característica configurada en este módulo es la polaridad con que se genera el tren de pulsos, también proveniente de la interfaz gráfica. Los siguientes dos módulos los compone el mismo bloque llamado "Control" el cual es un bloque genérico que permite llevar a cabo una variedad de acciones como iniciar, detener y establecer diferentes estados del contador. En el primer caso se configura en el modo "program" el cual prepara e inicia la acción previamente configurada en el contador, en este caso la generación de un tren de pulsos. Nótese que una vez que el usuario decide detener la verificación se utiliza el mismo módulo pero esta vez en el modo "reset", el cual reinicializa al contador a sus condiciones iniciales dadas por defecto.

### 5.2.4 Módulo de ajuste.

Se muestra a continuación la implementación del módulo de ajuste.



**Figura 5.15** Implementación del software para el ajuste externo.

## Entradas

- Dispositivo: valor del identificador del dispositivo sobre el que se realizará el ajuste externo.
- Voltaje de referencia: valor del voltaje del calibrador externo que se utilizará para realizar el ajuste.

## Salidas

- Comandos de ajuste: parte de los comandos de operación generados por el compilador para poder llevar a cabo satisfactoriamente el procedimiento de ajuste.

## Funcionamiento


Los bloques de cuarto nivel utilizados son herramientas provistas por LabView categorizadas como herramientas avanzadas de calibración de dispositivos del driver conocido como "DAQmx". Este driver es diferente al utilizado en el resto del software del sistema implementado bajo el concepto de "DAQ Tradicional".

El primero de estos bloques conocido como "Initialize External Calibration" se encarga de inicializar una sesión de calibración externa para el dispositivo indicado por medio de la interfaz gráfica. Debido al extremo cuidado requerido por esta operación, el acceso a la sesión de calibración se encuentra protegido por una contraseña. En la figura se observa como se introduce un dato tipo string conteniendo la palabra "NI" la cual es la contraseña provista por el fabricante para desbloquear este tipo de sesión. El segundo bloque llamado "Adjust E Series Calibration" se encarga de actualizar el contenido de las constantes de calibración de la tarjeta de adquisición de datos en base al voltaje de referencia introducido como una entrada del bloque. El bloque siguiente llamado "Close External Calibration" se encarga de cerrar la sesión de calibración iniciada en el primer bloque. Además al cerrar la sesión se guardan automáticamente las constantes recientemente actualizadas en una parte protegida de la memoria EEPROM de la tarjeta DAQ, y se establecen estas constantes como los valores que la tarjeta usará por defecto en adelante para cualquier función de adquisición de datos. Debido a la vulnerabilidad del módulo para generar errores principalmente debido a imprecisiones del patrón calibrador es necesario incluir el módulo de manejo de errores el cual, en caso de existir uno, generará una ventana de error al usuario.

## **5.3 Descripción del hardware.**

La sección de hardware implementada para este proyecto constó de la etapa de filtrado analógico a la salida del convertidor digital a analógico de la tarjeta de adquisición de datos PCI 6024-E. Es claro que las limitaciones en

cuanto a resolución de bits de la salida así como la frecuencia de muestreo máxima de la tarjeta son factores claves que determinaron no solo la necesidad de una etapa externa de filtrado, sino que también determinaron los requerimientos en frecuencia con la que debía contar esta etapa. En la siguiente figura se muestra la implementación del filtro analógico en cuestión.



**Figura 5.16** Implementación del filtro pasa bajas inversor de 4 polos.

Como se mencionó en algún momento, el comportamiento final de la etapa de filtrado se determinó a partir de un proceso de prueba y error, donde se escogió un modelo básico y general de funcionamiento y a partir de ahí se optimizó el comportamiento basado en las condiciones que mejor se apegaba a las necesidades del sistema. A manera de recordatorio se muestran a continuación las relaciones matemáticas utilizadas en la determinación de los valores de  $R$  y  $R_f$  del circuito Sallen Key modificado que se muestra en la figura 3.10 del marco teórico.

$$R = \frac{k_1}{C * f_c} \quad (5.6)$$

$$R_f = R_1 * k_2 \quad (5.7)$$

Desde un principio por medio de los procesos de prueba y error se había determinado que la etapa de filtrado analógico requería una pendiente de rechazo a frecuencias altas relativamente brusca. En base a lo anterior y por medio de pruebas controladas de laboratorio se descartó la utilización de filtros pasa bajas pasivos debido a su leve rechazo a frecuencias altas. En un principio se pensó que la implementación de un filtro con las características combinadas de un filtro Butterworth en cascada con otro Chebyshev presentaría el comportamiento adecuado, y la atenuación suficiente en altas frecuencias como para obtener una pureza espectral relativamente alta en el patrón calibrador. El concepto general era correcto, pero no tomaba en cuenta un factor práctico, la ganancia del filtro.

Aunque por comodidad no se muestran las fuentes de alimentación en la figura anterior, en la práctica el circuito se alimenta mediante una fuente bipolar a 15 voltios. La ganancia combinada de ambos filtros superaría el voltaje de saturación de alrededor de 13 voltios para los casos en los que el patrón tuviese un valor pico de 10 voltios. De menor a mayor valor de ganancia, los filtros se sitúan en el siguiente orden: Bessel, Butterworth y Chebyshev. Para efectos de aprovechar la brusca pendiente de rechazo de los filtros Chebyshev, la única combinación posible sería con un filtro Bessel. Sin embargo no se quería desaprovechar del todo la condición de planicie de la banda de paso de los filtros Butterworth, de manera que finalmente se decidió experimentar con un filtro cuyos polos se situaran aproximadamente entre los polos de los filtros Butterworth y Bessel para la primera etapa.

Así las cosas, para la primera etapa de filtrado se escogió una frecuencia de corte de alrededor de 7000 Hz, con un valor de  $C$  igual a 10 nF y un polo en 0.1337. Sustituyendo estos valores en la ecuación 5.6 se obtiene un valor de  $R$  de 1.91 K $\Omega$ . Como segundo polo se escogió un valor de 0.362 y para un valor de  $R_f$  igual a 10 K $\Omega$ , sustituyendo en la ecuación 5.7 se obtiene el valor de  $R_f$  igual a 3.621 K $\Omega$ . A pesar de que la configuración de este filtro no satura la salida del amplificador operacional, aún era necesario la aplicación de un atenuador para que la ganancia hasta ese punto combinada con la ganancia de la siguiente etapa de filtrado produjera el valor esperado como la salida del sistema. Es por eso que se incluye una etapa atenuadora inversora entre las dos etapas de filtrado, con un factor de atenuación de -0.436.

Finalmente para determinar los valores adecuados del filtro Chebyshev se recurre a la tabla 3.1 de este informe, se escoge una frecuencia de corte de alrededor de 3000Hz y sustituyendo en las ecuaciones anteriores correspondientes se obtiene los valores teóricos de  $R = 4,31$  K $\Omega$  y  $R_f = 8,42$  K $\Omega$ . Mediante prueba y error se obtiene los valores finales de  $R = 4,03$  K $\Omega$  y  $R_f = 8,26$  K $\Omega$ .



# C APÍTULO 6. ANÁLISIS DE RESULTADOS

## 6.1 Resultados Experimentales

En la siguiente figura se muestra en (a) el resultado experimental de introducir la onda de la izquierda de la figura a la rutina de cálculo de DFT compleja directa cuya implementación se muestra en la figura 5.2. El resultado se obtiene en el arreglo del centro. En (b) se muestra el resultado de introducir el mismo arreglo en (a) a la rutina de la DFT compleja inversa de la figura 5.3.




Figura 6.1 Resultado experimental de la rutina de la DFT compleja directa (a).

En la siguiente figura se muestran los escalones creados a la salida analógica de la tarjeta PCI 6024-E para señales senoidales de 5V de amplitud a las frecuencias de 60, 900 y 1800Hz mostradas en (a), (b) y (c) respectivamente.






Figura 6.2 Escalones creados por el convertidor digital a analógico para una señal senoidal de 60Hz (a), 900Hz (b) y 1800Hz(c).

Para la figura anterior se generaron señales senoidales a las frecuencias mostradas con una amplitud de 5V y una frecuencia de muestreo de 12,6KS/s.

En la siguiente figura se muestra la generación de una señal senoidal con el método punto a punto no buferizado. Ambas señales tiene 5 voltios de amplitud y una frecuencia de generación de 1000 S/s. Las frecuencias introducidas a la interfaz gráfica fueron de 200Hz para (a) y 10Hz para (b).




(a)




(b)

**Figura 6.3** Generación de señal senoidal de 200Hz (a) y 10Hz (b) mediante el método punto a punto no buferizado.

A continuación se muestra el espectro en (a) de una señal de 900Hz (b) a la que se le ha aplicado la técnica de “dithering” con una amplitud de 0.15 voltios.



(a)




(b)

**Figura 6.4** Parte del espectro (a) de una señal de 900Hz (b) con una amplitud de Dither de 0.15V.


La señal anterior fue generada a una frecuencia de 12,6 KS/s. Cabe resaltar que para todos los resultados tomados en el analizador de espectros se utilizó a su entrada un atenuador de 30dB.

La próxima figura muestra el espectro en (a) y la señal en (b) utilizada en el caso anterior pero esta vez sin la aplicación del Dither al patrón.



**Figura 6.5** Parte del espectro (a) de la señal de 900Hz (b) del caso anterior sin la aplicación del Dither.

En la siguiente figura se muestra el espectro y la medición de la relación señal a ruido de señales senoidales a 60, 900 y 1800Hz mostrados en (a), (b) y (c) respectivamente.



**Figura 6.6** Espectro y SNR de señales senoidales a 60Hz (a), 900Hz (b) y 1800Hz (c).


Las mediciones se realizaron desde la salida de la tarjeta PCI 6024-E sin la aplicación de la etapa de filtrado. Las amplitud de las señales senoidales fue de 2 voltios y se generaron a una frecuencia de 12,6KS/s. En la siguiente tabla se

muestran los valores medidos de los escalones de voltaje generados por el convertido digital a analógico para las tres señales anteriores.

**Tabla 6.1** Valores del escalón de voltaje para las señales de 2V de amplitud a distintas frecuencias.

Frecuencia (Hz)	$\Delta V$ escalón (mV)
60	62.6
900	164
1800	408

En la siguiente figura se observa el efecto sobre el nivel del ruido de piso y la relación SNR al aplicar Dither a una señal de 900Hz y 2 voltios de amplitud. Los resultados se tomaron desde la salida analógica de la tarjeta de adquisición de datos y la frecuencia de generación fue de 12,6KS/s. En (a) se presenta el espectro de la señal sin la aplicación del Dither. En (b) se presenta el espectro de la señal con la adición del Dither.




**Figura 6.7** Espectro y SNR de una señal senoidal de 900Hz y 2V de amplitud sin la aplicación de Dither (a) y con la aplicación del mismo (b).

En la tabla a continuación se muestran los datos resultantes a la salida de la primera etapa del filtrado analógico sin la etapa atenuadora. Esta etapa la compone el filtro experimental comentado anteriormente, pero para efectos de las próximas secciones se le referirá como el filtro Butterworth. A su entrada se conectó un generador de funciones con una señal de prueba senoidal con un valor RMS de 0.7295V


**Tabla 6.2** Respuesta del filtro Butterworth para una señal de prueba de 0.7295V RMS.

Frecuencia (Hz)	Salida ( $V_{RMS}$ )
60	0.9943
100	0.9947
200	0.9944
300	0.9939
400	0.9933
500	0.9926
600	0.9918
700	0.9909
800	0.9899
900	0.9888
1000	0.9881
1100	0.9867
1200	0.9853
1300	0.9834
1400	0.9818
1500	0.9801
1600	0.9782
1700	0.9762
1800	0.9741
1900	0.9718
2000	0.9693
4000	0.8937
6000	0.7672
6800	0.7076 freq. corte
10000	0.4919
12000	0.3836

En la siguiente figura se muestra la respuesta del filtro Butterworth ante una entrada proveniente de la tarjeta de adquisición de datos. Se generaron señales senoidales a las frecuencias de 60, 600, 1200 y 1800Hz mostradas en (a), (b), (c), y (d) respectivamente.



**Figura 6.8** Respuesta del filtro Butterworth a señales de 60 (a), 600 (b), 1200 (c) y 1800 Hz (d).




**Figura 6.8 (Continuación)** Respuesta del filtro Butterworth a señales de 60 (a), 600 (b), 1200 (c) y 1800Hz (d).

La siguiente tabla muestra los resultados a la salida del filtro Chebyshev para una entrada senoidal de 0.7295V RMS proveniente del generador de funciones.

**Tabla 6.3** Respuesta del filtro Chebyshev para una señal de prueba de 0.7295V RMS.

Frecuencia (Hz)	Salida ( $V_{RMS}$ )
60	1.3148
100	1.3162
200	1.3173
300	1.3186
400	1.3205
500	1.3229
600	1.3258
700	1.3293
800	1.3332
900	1.3375
1000	1.3440
1100	1.3493
1200	1.3550
1300	1.3610
1400	1.3670
1500	1.3731
1600	1.3793
1700	1.3853
1800	1.3912
1900	1.3964
2000	1.4015
4000	1.1843
4300	0.9175 freq. corte
6000	0.6439
10000	0.2333
12000	0.1599

En la siguiente figura se muestran las respuestas de la totalidad de la etapa de filtrado ante señales senoidales generadas desde la tarjeta DAQ a las frecuencias de 60, 600, 1200 y 1800Hz mostradas en (a), (b), (c) y (d) respectivamente.



**Figura 6.9** Respuesta de la etapa total de filtrado a señales de 60 (a), 600 (b), 1200 (c) y 1800 Hz (d).

En la siguiente tabla se presenta la respuesta de la etapa total de filtrado analógico ante una señal senoidal proveniente del generador de funciones, con un valor de voltaje RMS de 0.707V (1V pico).

**Tabla 6.4** Respuesta del filtro total para una señal de prueba de 0.707V RMS.

Frecuencia (Hz)	Salida ( $V_{RMS}$ )
60	0.7012
100	0.7014
200	0.7017
300	0.7023
400	0.7027
500	0.7034
600	0.7044
700	0.7056
800	0.7069

**Tabla 6.4 (Continuación)** Respuesta del filtro total para una señal de prueba de 0.707V RMS.

<b>900</b>	0.7086
<b>1000</b>	0.7109
<b>1100</b>	0.7128
<b>1200</b>	0.7148
<b>1300</b>	0.7168
<b>1400</b>	0.7187
<b>1500</b>	0.7206
<b>1600</b>	0.7225
<b>1700</b>	0.7240
<b>1800</b>	0.7255
<b>1900</b>	0.7267
<b>2000</b>	0.7276
<b>3000</b>	0.6977
<b>4400</b>	0.5014
<b>6000</b>	0.2683
<b>10000</b>	0.0627
<b>12000</b>	0.0337

En la tabla a continuación se presenta la respuesta total del sistema ante señales provenientes de la tarjeta PCI 6024-E. La señal de prueba es una onda senoidal de 5V de amplitud ( $3.53553 V_{RMS}$ ) generada sin Dither y con Noise Shaping a distintas frecuencias. La primera parte de la tabla presenta los resultados sin la aplicación del factor de corrección digital FCD.

**Tabla 6.5** Respuesta del sistema con y sin la aplicación del FCD.


<b>Frecuencia (Hz)</b>	<b>Salida sin FCD (<math>V_{RMS}</math>)</b>	<b>% Error</b>	<b>FCD</b>	<b>Salida del filtro con FCD (<math>V_{RMS}</math>)</b>	<b>% Error</b>
<b>60</b>	3.5295	0.1706	1.0018	3.5342	0.0376
<b>120</b>	3.5313	0.1196		3.5352	0.0093
<b>180</b>	3.5316	0.1111		3.5359	0.0105
<b>240</b>	3.5320	0.0998	1.0009	3.5349	0.0178
<b>300</b>	3.5321	0.0970		3.5353	0.0065
<b>360</b>	3.5330	0.0716		3.5364	0.0246
<b>420</b>	3.5338	0.0489	1.0	3.5335	0.0574
<b>480</b>	3.5353	0.0065		3.5354	0.0037
<b>540</b>	3.5367	0.0331		3.5362	0.0189
<b>600</b>	3.5380	0.0699	0.9998	3.5349	0.0178
<b>660</b>	3.5388	0.0925		3.5355	0.0008
<b>720</b>	3.5404	0.1377		3.5365	0.0274
<b>780</b>	3.5405	0.1405	0.9996	3.5348	0.0206
<b>840</b>	3.5412	0.1604		3.5352	0.0093
<b>900</b>	3.5412	0.1604		3.5365	0.0274
<b>960</b>	3.5423	0.1915	0.9993	3.5345	0.0291
<b>1020</b>	3.5424	0.1943		3.5350	0.0150
<b>1080</b>	3.5438	0.2339		3.5354	0.0037



**Tabla 6.5 (Continuación)** Respuesta del sistema con y sin la aplicación del FCD.


1140	3.5445	0.2537	0.9991	3.5348	0.0206
1200	3.5448	0.2622		3.5356	0.0019
1260	3.5450	0.2679		3.5362	0.0189
1320	3.5440	0.2396	0.9994	3.5346	0.0263
1380	3.5417	0.1745		3.5350	0.0149
1440	3.5394	0.1095		3.5360	0.0133
1500	3.5357	0.0048	1.0	3.5355	0.0008
1560	3.5328	0.0772		3.5335	0.0574
1620	3.5287	0.1932		3.5328	0.0772
1680	3.5254	0.2865	1.0023	3.5384	0.0812
1740	3.5233	0.3459		3.5357	0.0048
1800	3.5220	0.3827		3.5312	0.1224

En la siguiente figura se muestra el espectro en frecuencia de una señal de 1 voltio de amplitud medida inmediatamente después de su generación en la tarjeta PCI 6024-E (a), después de la primera etapa de filtrado (b) y después de la totalidad del filtrado analógico.




**Figura 6.10** Espectro de una senoide de 1V de amplitud a través de diferentes etapas de filtrado analógico.

A continuación se presenta el espectro en frecuencia conteniendo las imágenes de una señal de 1800Hz y 1 voltio de amplitud generada a 12600S/s.




**Figura 6.11** Imágenes en frecuencia de una señal de 1,8KHz generada a 12.6KS/s.

Las figuras a continuación muestran la respuesta del filtro Butterworth a un escalón de aproximadamente 4V a frecuencias de 600Hz (a), 1800Hz (b) y 12KHz (c).



**Figura 6.12** Respuesta del filtro Butterworth a un escalón.

A continuación se muestra la respuesta del filtro Chebyshev a un escalón de aproximadamente 4V a frecuencias de 600Hz (a), 1800Hz (b) y 12KHz (c).



**Figura 6.13** Respuesta del filtro Chebyshev a un escalón.

Las tablas a continuación muestran las verificaciones realizadas tanto previas como posteriores al ajuste externo realizado a la tarjeta PCI 6024-E.

**Tabla 6.6** Verificación Pre Ajuste de la Entrada Analógica (Canal 0, 5000 S/s)

Rango	Polaridad	Ganancia	Punto de Prueba		Valor Medido
			Locación	Valor	
10	Bipolar	0,5	Pos FS	9,99000	9,9749613
10	Bipolar	0,5	Zero	0,00000	-0,0022922
10	Bipolar	0,5	Neg FS	-9,99000	-9,9771509
10	Bipolar	1	Pos FS	4,99500	4,9905759
10	Bipolar	1	Zero	0,00000	-0,0010798
10	Bipolar	1	Neg FS	-4,99500	-4,9920913
10	Bipolar	10	Pos FS	0,49950	0,4967968
10	Bipolar	10	Zero	0,00000	-0,0001564
10	Bipolar	10	Neg FS	-0,49950	-0,4971595
10	Bipolar	100	Pos FS	0,04995	0,0477326
10	Bipolar	100	Zero	0,00000	-0,0000705
10	Bipolar	100	Neg FS	-0,04995	-0,0478340


**Tabla 6.7** Verificación Pre Ajuste de las salida analógicas.

Canal	Rango	Polaridad	Punto de Prueba		Valor Medido DMM
			Locación	Valor	
0	20	Bipolar	Pos FS	9,99000	9,989278
	20	Bipolar	Zero	0,00000	0,001277
	20	Bipolar	Neg FS	-9,99000	-9,987146
1	20	Bipolar	Pos FS	9,99000	9,990748
	20	Bipolar	Zero	0,00000	0,0020445
	20	Bipolar	Neg FS	-9,99000	-9,986852

**Tabla 6.8** Verificación de los contadores.

Contador	Punto prueba (MHz)	Frecuencia medida (Hz)
0	5	4.999.946,775
1	5	4.999.967,105

La siguiente figura muestra la pantalla del programa “Measurement and Automation” que permite verificar las condiciones de la última calibración externa realizada a la tarjeta PCI 6024-E.



**Figura 6.14** Comprobación de la calibración externa realizada a la tarjeta PCI 6024-E.

**Tabla 6.9** Verificación Post Ajuste de la Entrada Analógica (Canal 0, 5000 S/s)

Rango	Polaridad	Ganancia	Punto de Prueba		Valor Medido
			Locación	Valor	
10	Bipolar	0,5	Pos FS	9,99000	9,9818057
10	Bipolar	0,5	Zero	0,00000	-0,0001943
10	Bipolar	0,5	Neg FS	-9,99000	-9,9826060
10	Bipolar	1	Pos FS	4,99500	4,9928105
10	Bipolar	1	Zero	0,00000	-0,0001406


**Tabla 6.9 (Continuación)** Verificación Post Ajuste de la Entrada Analógica (Canal 0, 5000 S/s)

10	Bipolar	1	Neg FS	-4,99500	-4.9940913
10	Bipolar	10	Pos FS	0,49950	0,4987968
10	Bipolar	10	Zero	0,00000	-0,0001364
10	Bipolar	10	Neg FS	-0,49950	-0,4981595
10	Bipolar	100	Pos FS	0,04995	0,0487326
10	Bipolar	100	Zero	0,00000	-0,0000205
10	Bipolar	100	Neg FS	-0,04995	-0,0488340

**Tabla 6.10** Verificación Post Ajuste de las salidas analógicas.

Canal	Rango	Polaridad	Punto de Prueba		Valor Medido DMM
			Locación	Valor	
0	20	Bipolar	Pos FS	9,99000	9,993328
	20	Bipolar	Zero	0,00000	-0,0004443
	20	Bipolar	Neg FS	-9,99000	-9,993805
1	20	Bipolar	Pos FS	9,99000	9,993356
	20	Bipolar	Zero	0,00000	0,0001776
	20	Bipolar	Neg FS	-9,99000	-9,993356


La siguiente figura muestra el diagrama de conexión utilizado durante el procedimiento de ajuste externo de la tarjeta PCI 6024-E.



**Figura 6.15** Diagrama de conexión para el ajuste externo de la tarjeta PCI 6024-E.


En la siguiente figura se muestra el resultado experimental obtenido a la salida del sistema generador del patrón de calibración (a), comparado con el patrón desplegado en la interfaz gráfica. El contenido armónico introducido por el

usuario fue de 5V a 60Hz, 2V a 240Hz y 1V a 1200Hz. El valor RMS teórico fue de 3.87298V, mientras que el experimental fue de 3.88245V RMS



**Figura 6.16** Generación de un patrón multi-tono con contenido armónico de 5V a 60Hz, 2V a 240Hz y 1V a 1200Hz.

En la siguiente figura se muestra una situación similar a la anterior para el siguiente contenido armónico: 5V a 60Hz, 3V a 180Hz y 1V a 1800Hz. El valor RMS teórico fue de 4.1833 y el valor experimental medido fue de 4.1959V RMS.



**Figura 6.17** Generación de un patrón multi-tono con contenido armónico de 5V a 60Hz, 3V a 180Hz y 1V a 1800Hz.

## 6.2 Análisis de Resultados

En la figura 6.1 se muestra el resultado obtenido para la rutina de la DFT compleja directa para la señal de entrada que se muestra a la izquierda en (a). Como se puede observar, dicha señal la conforma una onda senoidal pura sin

desfase, de 1 voltio de amplitud y sobre un nivel de CD de 1 voltio. La señal entrante a la rutina la componen 20 muestras a una frecuencia de muestreo de 20 S/s (Samples/second). Lo que se buscaba a partir de este resultado experimental era analizar y definir el comportamiento de dicha rutina y la forma en que se procesaban los datos entrantes. Esta información fue fundamental en la determinación de los procesos necesarios para moldear los datos introducidos al módulo de síntesis de señales multi-tono, pues se requería que los datos introducidos por el usuario tomaran la forma correcta en el espectro complejo de potencia para así poder aplicar la DFT compleja inversa y obtener los resultados esperados.

Así pues como se observa en (a) de la figura en cuestión, la aplicación de la rutina experimental de la DFT compleja directa produce un arreglo de longitud igual al número de muestras contenidas en la onda senoidal, el cual representa el contenido del espectro complejo en frecuencia, donde el campo cuyo índice es 0 pertenece al valor en CD. Además la primera mitad del arreglo pertenece a la sección de frecuencias positivas del espectro, mientras que la segunda mitad pertenece a la sección negativa. Nótese como el valor de la espiga en CD es igual al valor original del offset multiplicado por el número de muestras, mientras que la amplitud del resto de las espigas es igual a la amplitud de la componente armónica correspondiente a la frecuencia de cada espiga multiplicada por la mitad del número de muestras. Para estos resultados, aplicando el proceso inverso mediante la DFT compleja inversa se obtiene una onda con las mismas características a la onda original de entrada la cual se muestra en (b).

En la figura 6.2 se muestra el efecto de escalonamiento presente a la salida del convertidor digital a analógico de la tarjeta PCI 6024-E. Nótese como a medida que se aumenta la frecuencia de la señal generada, se aumenta también el diferencia de voltaje,  $\Delta V$ , presente entre los escalones de la medición. Eso se da debido a que como es también apreciable en la figura, la frecuencia de generación de la señal es constante ( $F_s = 12600\text{S/s}$ ), por lo que el diferencial de tiempo,  $\Delta T$  calculado como  $1/12600 = 79.4\mu\text{s}$ , no varía independientemente de la señal que se quiera generar. Esto da como resultado que para señales que varían con mayor lentitud (como por ejemplo la señal de 60Hz en la figura) el convertidor tenga tiempo de muestrear más datos con un menor distanciamiento entre ellos, al contrario de lo que sucede para señales de más alta frecuencia, donde debido a que el  $\Delta T$  se mantiene constante, los datos se distancian más por la alta tasa de cambio en la pendiente de la señal. Así pues se evidencia en la figura 6.2 como para la señal de 60Hz el  $\Delta V$  es aproximadamente 160mV y aumenta hasta el punto en el que el  $\Delta V$  puede alcanzar un valor de 2.64V para una frecuencia de 1800Hz. Mediante la aplicación de las ecuaciones 3.5 y 3.6 que se muestran a continuación es posible determinar el valor de la variable “ $n$ ”, o sea el número efectivo de bits utilizado en la cuantificación de la señal sustituyendo el valor del  $\Delta V$  por la variable “ $a$ ”.

$$L = 2^n \tag{3.8}$$

$$a = \frac{FS}{L} = \frac{FS}{2^n}, \text{ donde } FS = \text{Escala Completa} \quad (3.9)$$

Entonces para el caso de la señal de 60Hz se obtiene un valor efectivo de alrededor de 6 bits. Aplicando la ecuación 3.14 sobre la relación de señal a ruido se obtiene que:

$$SNR = 6.02(6) + 1.76 + 10\log(OSR)$$

, donde la relación de sobre muestreo OSR se calcula según la siguiente ecuación:

$$OSR = \frac{f_s}{2f_0} \quad (3.14)$$

Entonces para una frecuencia de sobre muestreo igual a 12600 S/s y un ancho de banda máximo de 1800Hz se obtiene una OSR = 3.5 y una SNR = 43.3dB. La importancia de la determinación de la SNR se aclarará en seguida pero antes de continuar el análisis se hará necesario introducir la relación matemática para definir una ganancia en decibeles a partir de sus valores de voltaje tal y como sigue:

$$\text{Ganancia (dB)} = 20 \log(V/V_{REF}) \quad (6.1)$$

En la figura 6.6 se observan las mediciones de la relación señal a ruido para señales senoidales a frecuencias de 60, 900 y 1800Hz, pero en este caso con una amplitud de 2 voltios. Como se mencionó en la sección de resultados experimentales, para realizar las mediciones a través del analizador de espectros se utilizó un atenuador lineal de 30dB en la entrada del mismo. De esta forma aplicando la ecuación en 6.1 se determina que para un  $V_{REF}$  igual a 2 voltios de amplitud y una ganancia de -30dB (atenuador) se obtendría un valor final de  $V = 63.24\text{mV}$  a la entrada del analizador de espectros. Además, volviendo a aplicar la relación de la ecuación 6.1 se puede determinar que el valor correspondiente a los 63.24mV de entrada es de aproximadamente -24dB. Este resultado se utilizará nuevamente más adelante.

Si se centra la atención en el valor del  $\Delta V$  medido en la tabla 6.1 para la señal cuya frecuencia es de 60Hz, se puede determinar que el número de bits efectivos utilizados en la conversión digital a analógico es de aproximadamente 6, resultado similar al obtenido con anterioridad para la figura 6.2. Entonces utilizando el valor de SNR determinado anteriormente de 43.3dB con respecto al nivel de -24dB de la señal entrante se obtendría un nivel en el ruido de piso de aproximadamente -67.3dB (-24 - 43.3dB). Nótese la cercanía de este valor con el resultado que se muestra en el dato encerrado en el círculo de la figura 6.6 (a) expresado como DL = -72.4. El valor DL es el valor medido por la línea de despliegue del analizador. Desafortunadamente el equipo analizador de espectros presentaba una limitación en su rango de medición para frecuencias por debajo de los 9KHz, de manera que el lóbulo mayor centrado en 0Hz que se observa a la



izquierda de la pantalla del analizador presenta datos inválidos. El extremo medido por la línea de despliegue es la sección del ruido de piso que se encuentra después de los 9KHz punto en el que el fabricante asegura el correcto funcionamiento del dispositivo. De esta manera se podría considerar que la banda del ruido de piso que no se puede medir podría acercarse aún más el valor medio real del ruido al valor predicho de  $-67.3\text{dB}$ . Por otro lado nótese que, como es de esperar en (b) y (c) de la figura 6.6, al aumentar la frecuencia de la señal, se disminuye el valor efectivo del número de bits de la conversión, aumentando el  $\Delta V$  del escalón y generando así como consecuencia final una disminución progresiva en el valor de la relación señal a ruido, tal y como lo muestran los valores medidos de DL en la figura. El análisis anterior deja como conclusión el que la resolución máxima en bits de un convertidor digital a analógico se puede ver verdaderamente afectada tanto por la frecuencia máxima de conversión así como por el ancho de banda máximo de las señales generadas.

Continuando con el análisis, en la figura 6.3 se observa la generación de señales senoidales a través de la tarjeta de adquisición de datos PCI 6024-E. El procedimiento se llevó a cabo mediante el método de generación punto a punto no buferizada. La determinación del comportamiento del sistema bajo estas condiciones fue fundamental para la toma de decisiones sobre el diseño de los módulos de realimentación y control digital aplicados en el programa principal. Básicamente mediante este resultado se pudo determinar la falta de la propiedad determinística por parte del sistema operativo, la cual es fundamental para llevar a cabo tareas que requieran procesamiento de datos en tiempo real. Como lo demuestran las secciones marcadas por los círculos de la figura 6.3, al tratar de llevar a cabo las rutinas de realimentación y control digital en tiempo real sobre el patrón generado, se creaban pequeñas distorsiones y discontinuidades que quedarían almacenadas en la memoria del sistema para ser finalmente generadas por el método buferizado tal y como se describió en el capítulo 5. Nótese además la incapacidad del sistema para mantener las frecuencias deseadas de 200Hz y 10 Hz en (a) y (b) respectivamente.

Continuando, en las figuras 6.4 y 6.5 se realiza una comparación gráfica entre el espectro de una señal a la que se le ha aplicado la técnica del "dithering" y otra que carece de la misma, demostrando el efecto ilustrado en la figura 3.7. Las mediciones se realizaron en la banda de frecuencias entre CD y la primera imagen en frecuencia determinada por el proceso de cuantificación, además para obtener mayor claridad en la figura, la escala del analizador de espectros se trabajó en modo lineal. Nótese en el primer caso cómo las irregularidades en el patrón mostrado en 6.4 (b) evidencian la aplicación del ruido previo al proceso de cuantificación. En 6.4 (a), DL presenta el valor máximo obtenido en las espigas el cual se midió en aproximadamente  $368.3\text{ uV}$ . El valor medio aproximado del nivel del ruido de piso se presenta bajo la etiqueta "MARKER" y fue medido en  $201.24\text{ uV}$ . De lo contrario, en 6.5 (b) la gran simetría y regularidad del patrón denotan la carencia de ruido previo al proceso de cuantificación. En este caso el valor medio del ruido de piso fue medido  $168.25\text{ uV}$ , valor menor al encontrado en el caso en el que se aplicó el dither, sin embargo, el valor pico de las espigas

resultó en 449 uV, muy por encima del valor medido en el caso en el que se aplico la técnica de dither. Un caso similar sucede en la figura 6.7 en la que se comparan únicamente los valores medios del nivel del ruido de piso, pero este caso en escala logarítmica. Nótese como en el caso en que se aplica la técnica de adición de ruido blanco previo al proceso de cuantificación se obtiene un valor del nivel del ruido superior en alrededor de 4.3dBm por encima de los -76.2dBm obtenidos para el caso en que no se utiliza el dither.

Continuando con la sección de filtrado analógico, en la tabla 6.2 se presenta la respuesta del filtro denominado Butterworth para una señal de prueba proveniente del generador de funciones con un valor RMS de 0.7295V. Nótese la presencia especialmente apreciable en bajas frecuencias de un determinado valor de ganancia inherente a la anatomía misma del filtro. Si se considerase el valor a 60 Hz como la ganancia en CD del filtro, esta se podría determinar por la relación  $V_{RMS}$  Salida en CD /  $V_{RMS}$  Entrada, y dada la equivalencia en 60 Hz, sería igual a:  $.9943/0.7295 = 1.363$ . Así pues para determinar la frecuencia de corte se utiliza la ecuación 6.1 para determinar cual sería el punto en el que se alcanzan los -3dB de la señal de entrada.

$$-3dB = 20 \log\left(\frac{V}{0.7295}\right) \quad (6.1)$$

$$V = 0.51645$$

Sin embargo a este valor se le debe incluir la ganancia propia del filtro, dando como resultado que en la frecuencia de corte la salida del filtro para esa determinada señal de entrada debería ser aproximadamente  $V * 1.363 = 0.704$ . De esta forma se determina la frecuencia de corte experimental del filtro alrededor de los 6800Hz. El valor teórico de la frecuencia de corte se puede calcular mediante la relación de la ecuación 5.6 que se presenta a continuación.

$$R = \frac{k_1}{C * f_c} \quad (5.6)$$

$$f_c = \frac{k_1}{C * R} = \frac{0.1337}{10nF * 1.91K\Omega} = 7000Hz$$

Lo alejado de la frecuencia de corte se pone en evidencia al observar la figura 6.8. Nótese el leve rechazo de esta primera etapa de filtrado ante entradas de alta frecuencia, y el también leve desfase inducido en la salida, inclusive para la señal de más alta frecuencia a 1800Hz mostrada en 6.8 (d).

Para el caso del filtro Chebyshev, la determinación de la frecuencia de corte se lleva a cabo de la misma manera dando como resultado:

$$f_c = \frac{k_1}{C * R} = \frac{0.1293}{10nF * 4.03K\Omega} = 3200Hz$$

Según la tabla 6.3 el valor experimental de la frecuencia de corte para el filtro Chebyshev ronda los 4300Hz presentando una mayor desviación con respecto al valor predicho por la teoría. Esta desviación se puede justificar por la mayor inestabilidad en la práctica que trae la considerable separación entre los valores de los polos del filtro.

En la figura 6.9 se puede observar la respuesta de la totalidad de la etapa de filtrado analógico. Nótese el efecto inversor del filtro producido por el atenuador inversor ubicado entre el filtro Butterworth y el Chebyshev. Aplicando la ecuación 6.1 a la señal de entrada utilizada en la tabla 6.4 se obtiene:

$$-3dB = 20 \log \left( \frac{V}{(1/\sqrt{2})} \right) \rightarrow V = 0.5$$

Por lo anterior se puede ubicar la frecuencia experimental de corte de la etapa total de filtrado en los 4400Hz.

La situación en frecuencia de las dos etapas de filtrado se puede apreciar en la figura 6.10. En (a) se presenta el espectro en frecuencia de la señal tomada inmediatamente a la salida de la tarjeta PCI 6024-E, sin la aplicación de ningún tipo de filtrado analógico. Es evidente la presencia del fenómeno descrito en la figura 3.9, donde el espectro de la señal original (señal senoidal de 1 voltio de amplitud y 1800Hz) se ve multiplicado por la función  $Sa = \text{sen}(x)/x$  que es parte de la función de transferencia del retenedor de orden cero y cuya relación matemática se muestra a continuación.

$$|H_{ROC}| = T_s |Sa| = T_s \left| \frac{\text{sen} \left( \frac{\pi f}{f_s} \right)}{\frac{\pi f}{f_s}} \right| \quad (3.31)$$

Es también evidente en la figura 6.10 como se cumple el objetivo de la etapa de filtrado de alcanzar una mayor pureza espectral de la señal generada desde la tarjeta de adquisición de datos. Nótese como las series de imágenes en frecuencia ven reducidas sus presencias espectrales casi en su totalidad. En la figura 6.11 se muestra la separación entre las imágenes de frecuencia generadas como consecuencia de la conversión digital a analógico. Tal y como lo predice la teoría, las espigas que forman parte las imágenes en frecuencia se ubican en los múltiplos de la frecuencia de muestreo más y menos el ancho de banda de la señal generada. En este caso para una frecuencia de muestreo de 12600 S/s y un ancho de banda de 1800Hz se obtiene las ubicaciones teóricas de las primeras imágenes en 10,8KHz 14,4KHz. Los datos se comprueban experimentalmente mediante la medición tomada en la figura 6.11, desplegada bajo las etiquetas "MARKER" donde se lee, 14.48KHz y 10.8KHz.

Con respecto a la respuesta ante el escalón de las etapas de filtrado presentes en las figuras 6.12 y 6.13 cabe resaltar los siguientes dos puntos. Primeramente, destacar la propiedad de linealidad de fase del filtro Butterworth, comprobado mediante la semejanza en los bordes del escalón a bajas frecuencias, en comparación con la respuesta del filtro Chebyshev, inclusive ante una frecuencia de 1800Hz. Segundo la presencia de un pequeño factor de amortiguamiento y un sobre impulso predicho por la teoría en el comportamiento del filtro Chebyshev. Debido a la presencia de un factor de ganancia inherente al filtro, el pulso adquiere una amplitud de unos 7 voltios, por lo cual a partir de una simple regla de tres se obtiene un valor de sobre impulso experimental de aproximadamente 14.3%.

Continuando con el análisis, en la tabla 6.5 se puede observar la caracterización de la precisión del sistema en el rango de 5 voltios de amplitud en la generación de señales mono-tónicas con y sin la aplicación del factor de corrección digital FCD. Lo anterior quiere decir que se calculan los % de error de los valores RMS de señales generadas a una única frecuencia y para una amplitud de 5 voltios. A partir de la columna de salida del sistema sin FCD se puede observar que la banda de frecuencia compuesta por el rango entre 1080 y 1800 es la más problemática en cuanto a la estabilidad de la precisión además de ser la banda en la que se da la mayor desviación con respecto al valor teórico. Esto se da debido a que, conforme se aumenta en frecuencia las dos etapas de filtrado analógico comienzan a mostrar dos comportamientos muy distintos. Por un lado el filtro Butterworth decrece muy lentamente en su respuesta en frecuencia hasta llegar a la frecuencia de corte alrededor de los 7000Hz. Por otro lado el filtro Chebyshev comienza a exhibir el comportamiento de un rizado creciente de hasta el 6% en su banda de paso, sin embargo en los alrededores de la frecuencia de corte su comportamiento es inestable y tiende a reducir su respuesta bruscamente. Estos dos efectos de disminución de la respuesta se hacen sentir con mucha más fuerza sobre todo en las frecuencias más altas de la tabla, donde la precisión decae con mucha más rapidez. Este efecto de precipitación en la respuesta a frecuencias altas también se hace claro al observar dado incremento en el valor entre los dos últimos datos del FCD el cual se aplica en bandas de frecuencia cada 180Hz. Como se puede observar en las 2 últimas columnas de la tabla 6.5, la aplicación del FCD incrementa un tanto la precisión del sistema, sin embargo persiste la aparición del fenómeno de la precipitación de la respuesta en altas frecuencias. A partir de los datos finales de la tabla se podría concluir que, en la generación de señales mono-tónicas en el rango de 5 voltios de amplitud, y considerando un desvío extra por causas externas como desvíos por temperatura, se podría caracterizar la precisión del sistema con un valor del 0.2%.

Sin embargo, según los resultados de los valores RMS para las figuras 6.16 y 6.17, al generar patrones multi-tono esta caracterización suele aumentar, reduciendo la precisión general del sistema. Esto ocurre debido a que la etapa de filtrado analógico introduce un alto grado de desviación en la fase de las señales sobre todo a alta frecuencia. Lo anterior conduce a que las señales en alta frecuencia que en un caso ideal estarían en perfecto equilibrio de fases, ahora se

traslapan produciendo sumas indeseables de sus contenidos en voltaje, dando como resultado un eventual incremento en el valor RMS del patrón disminuyendo al mismo tiempo su precisión. Desde una perspectiva sumamente experimental y basado en tendencias de los resultados obtenidos en la generación de patrones con distintos contenidos armónicos se puede concluir que en la generación de señales multi-tono en el rango de 5 voltios de amplitud, y considerando un desvío extra por causas externas como desvíos por temperatura, se podría caracterizar la precisión del sistema con un valor del 0.5% típico y se asegura el funcionamiento por debajo del 0.9%.

Finalmente, con respecto al procedimiento de calibración de la tarjeta PCI 6024-E, en las tablas 6.6, 6.7, 6.8, 6.9 y 6.10 se puede comprobar mediante comparaciones con las tablas que se presentan en el documento "E Series Calibration Procedure" de la sección de anexos, que el dispositivo cumplió con todos los parámetros especificados por el fabricante tanto previo como posterior al ajuste externo.

# C APÍTULO 7. CONCLUSIONES Y RECOMENDACIONES

## 7.1 Conclusiones

1. En la determinación del funcionamiento de la rutina de la DFT compleja directa, el valor de la espiga en CD es igual al valor original del offset multiplicado por el número de muestras, mientras que la amplitud del resto de las espigas es igual a la amplitud de la componente armónica correspondiente a la frecuencia de cada espiga multiplicada por la mitad del número de muestras.
2. Al aumentar la frecuencia de la señal generada a través del convertidor digital a analógico, se disminuye el valor efectivo del número de bits de la conversión, aumentado el  $\Delta V$  del escalón y generando así, como consecuencia final, una disminución progresiva en el valor de la relación señal a ruido.
3. La resolución máxima en bits de un convertidor digital a analógico se puede ver verdaderamente afectada tanto por la frecuencia máxima de conversión así como por el ancho de banda máximo de las señales generadas.
4. La aplicación de ruido blanco previo al proceso de cuantificación disminuye la amplitud de espigas presentes en el espectro en frecuencia causadas por la correlación entre distintos tipos de ruido y componentes a ciertas frecuencias de la señal cuantificada, sin embargo este beneficio se obtiene a cambio de un aumento en el nivel del ruido de piso.
5. Mediante los resultados obtenidos a partir de la generación de patrones en modo punto a punto no buferizado, se comprobó la falta de propiedad determinística por parte del conjunto compuesto por el sistema operativo del computador y la tarjeta PCI 6024-E.
6. En la generación de señales mono-tónicas en el rango de 5 voltios de amplitud, y considerando un desvío extra por causas externas como desvíos por temperatura, se podría caracterizar la precisión del sistema con un valor del 0.2%.
7. En la generación de patrones multi-tono en el rango de 5 voltios de amplitud, y considerando un desvío extra por causas externas como desvíos por temperatura, se podría caracterizar la precisión del sistema con un valor del 0.5% típico y se asegura el funcionamiento por debajo del 0.9% planteado como objetivo.
8. A partir del procedimiento de calibración se comprobó que la tarjeta PCI 6024-E cumplió con todos los parámetros de precisión especificados por el fabricante.
9. Debido a la baja relación de sobre muestreo (OSR) y limitaciones en el rango de mediciones del analizador de espectros, no se pudieron cuantificar las ventajas de la aplicación de la técnica de moldeo de ruido. En casos de generación de alta frecuencia inclusive, se detectó un aumento en el nivel del ruido de piso.
10. El funcionamiento detrás de un retenedor de orden cero se puede entender como la convolución en el tiempo entre el tren de impulsos, cuya amplitud

de cada impulso es igual al valor instantáneo de la señal analógica, y un pulso rectangular, cuyo ancho de pulso es igual al periodo de muestreo. Como consecuencia de dicha convolución en el tiempo se tiene como resultado una multiplicación de los espectros en frecuencia, donde el espectro de un pulso rectangular lo conforma la función  $S_a = \text{sen}x/x$ .

## 7.2 Recomendaciones

1. Con respecto a la frecuencia de generación del patrón calibrador, se recomienda no exceder los 12.6 KS/s, velocidad a la que actualmente trabaja el sistema. En cambio se podría experimentar la reducción de la velocidad de generación buscando una mayor estabilidad del sistema a costas de una etapa de filtrado más brusca y las consecuencias que esto pueda traer al sistema de control digital y realimentación.
2. Al utilizar el sistema generador de patrones de calibración es necesario asegurar la casi exclusividad de los recursos del computador hacia la ejecución del software, con el objetivo de aumentar la estabilidad del sistema. De esta manera se recomienda no conectar dispositivos externos antes o durante la ejecución del programa, tales como los dispositivos de almacenamiento portátiles conectados a través del puerto USB.
3. En la búsqueda de tecnologías mas adaptables en el campo de la metrología para posibles futuras implementaciones, es posible encontrar a nivel de hardware opciones similares a relativamente bajo costo y con un grado de eficiencia mayor que el que presenta la tarjeta PCI 6024-E. Así por ejemplo, el mismo fabricante de la tarjeta antes mencionada, "National Instruments", provee una serie de dispositivos categorizados bajo el nombre de Generadores de Señales. Así por ejemplo el generador de señal PCI-5402 presenta características tales como: el mismo formato de conexión al bus PCI del computador, resolución de .355uHz y capacidad de generación de señales senoidales de hasta 20MHz. La misma se encuentra rondando los \$2500, precio que supera por apenas \$1000 al de la tarjeta PCI 6024-E, sin embargo sus prestaciones son mucho mas elevadas. Además la misma provee propiedades determinísticas fundamentales para la aplicación de sistemas de control digital.
4. Con respecto a la etapa de filtrado analógico, la elección de una fuente bipolar de alta precisión es fundamental para el desempeño del circuito, especialmente en lo que concierne a la reducción del ruido. En este aspecto es igualmente importante la selección de amplificadores operacionales con una alta propiedad de rechazo en modo común.
5. Finalmente se podría considerar la implementación de una rutina de factor de corrección digital (FCD) para las fases de los contenidos armónicos, además de la ya existente FCD para amplitudes. Esto por cuanto como ya se analizó previamente, la etapa de filtrado induce desfases en los tonos de más alta frecuencia del patrón, generando en algunos casos traslapes indeseables y consecuentemente la suma de sus contenidos de voltaje podrían reducir la precisión general del sistema.

## REFERENCIAS BIBLIOGRÁFICAS

1. A. Bohn, Dennis. Digital Dharma of Audio A/D Converters. [En línea]. San Francisco, CA. < <http://www.prosoundweb.com> > [Consulta: 6 Abril 2008].
2. Aldrich, Nika. Dither Explained: An explanation and proof of the benefit of dither for the audio engineer. [En línea]. 25 Abril, 2002. < <http://www.cadenzarecording.com/dither.html> > [Consulta: 6 Abril, 2008].
3. Stremler, F.G. Sistemas de Comunicación. 3 ed. México: Adison Wesley Iberoamericana, 1993.
4. W. Smith, Steven. The Scientist and Engineer's Guide to Digital Signal Processing. [En línea]. San Diego: California Technical Publishing. < <http://www.dspguide.com/> > [Consulta: 28 Abril, 2008].
5. Yates, Randy. One Bit Sigma Delta D/A Conversion. [En línea]. 28 Julio, 2004 < <http://www.digitalsignallabs.com/presentation.pdf> > [Consulta: 2 Abril, 2008].

## BIBLIOGRAFÍA

1. Dewan, S. Power Semiconductor Circuits. New York: John Willey and Sons, 1975.
2. Goughlin, Robert F. Amplificadores Operacionales y Circuitos Integrados Lineales. México: Prentice Hall, 2000.
3. Kuo, Benjamin C. Sistemas de Control Automático. 7 ed. México: Prentice Hall, 1996.
4. National Instruments. Introduction to High Frequency Analog Signals. [En línea]. 27 Marzo, 2007. < <http://zone.ni.com/devzone/cda/tut/p/id/5521> > [Consultado: 25 Abril, 2008].
5. National Instruments. Signal Generators Terminology and Specifications. [En línea]. 6 Septiembre, 2006. < <http://zone.ni.com/devzone/cda/tut/p/id/5521> > [Consultado: 23 Marzo, 2008].
6. National Instruments. Detailed Calibration Procedures for Multifunction DAQ Boards. [En línea]. 6 Septiembre, 2006. < <http://zone.ni.com/devzone/cda/tut/p/id/3241> > [Consultado: 15 Febrero, 2008].
7. National Instruments. B/E/M/S Series Calibration Procedure for Ni-DAQ mx. [En línea]. Marzo, 2008. < <http://www.ni.com/pdf/manuals/370937f.pdf> > [Consultado: 29 Abril, 2008].
8. National Instruments. E Series Calibration Procedure. [En línea]. Febrero, 2000. < <http://www.ni.com/pdf/manuals/322314b.pdf> > [Consultado: 29 Abril, 2008].



## ANEXOS

### ANEXO A.1 Transformada Discreta Real de Fourier. <sup>[4]</sup>

#### Notación y formato de la Transformada Discreta Real de Fourier.

La DFT, como se muestra en la siguiente figura, transforma una señal de entrada de  $N$  muestras en 2 señales de salida de  $N/2+1$  muestras. La señal de entrada contiene la señal que se requiere descomponer, mientras que las dos señales de salida contienen información sobre las amplitudes de las componentes senoidales y cosenoidales con un escalamiento especial que se discutirá mas adelante.




Figura A.1.3 Terminología de la transformada discreta real de Fourier

La señal de entrada se dice que se encuentra en el dominio del tiempo. Esto puesto que el tipo de señal que se introduce a una DFT se compone comúnmente de cierta cantidad de muestras tomadas en intervalos regulares de tiempo. En general cualquier tipo de señal puede ser procesada por una DFT, indistintamente del método por el cual la misma fue obtenida. El término “dominio del tiempo” en las transformadas de Fourier hace referencia a muestras adquiridas a lo largo de un intervalo de tiempo, o simplemente a cualquier señal discreta que se desea descomponer. Por otro lado, el término dominio de frecuencia se utiliza para describir las amplitudes de las señales senoidales y cosenoidales que componen la señal de entrada original.

<sup>4</sup> W. Smith, Steven. The Scientist and Engineer's Guide to Digital Signal Processing. [En línea]. San Diego: California Technical Publishing. < <http://www.dspguide.com/> >. Chapter 8: The Discrete Fourier Transform. [Consulta: 28 Abril, 2008].

El dominio de frecuencia contiene exactamente la misma información que el dominio del tiempo, únicamente que con representaciones diferentes. Dado el dominio del tiempo, el proceso de calcular el dominio de frecuencia se conoce como descomposición, análisis, DFT directa o simplemente DFT. De manera contraria, si se conoce el dominio de frecuencia, el cálculo del dominio del tiempo se conoce como síntesis o DFT inversa.

En la notación estándar del procesamiento digital de señales las letras minúsculas se utilizan para denotar las señales en el dominio del tiempo tal y como  $x[n]$ ,  $y[n]$  o  $z[n]$ . El número de muestras presentes en el dominio del tiempo suele asociarse con la variable  $N$ . Las letras mayúsculas correspondientes se utilizan para representar sus dominios de frecuencia,  $X[k]$ ,  $Y[k]$  o  $Z[k]$ . De manera ilustrativa se puede asumir una señal en el dominio del tiempo de  $N$  muestras contenida en  $x[n]$ ; entonces su dominio de frecuencia se representaría por  $X[k]$  y consiste de dos partes, cada una de ellas de  $N/2+1$  muestras. Dichas partes se llaman la parte Real de  $X[k]$ , cuya notación sería  $Re X[k]$ , y la parte Imaginaria de  $X[k]$  cuya notación sería  $Im X[k]$ . Los valores contenidos en  $Re X[k]$  son las amplitudes de las ondas cosenoidales mientras que los contenidos en  $Im X[k]$  son las amplitudes de las ondas senoidales. Así como el dominio del tiempo se extiende desde  $x[0]$  hasta  $x[n-1]$ , las señales en el dominio de frecuencia se extienden desde  $Re X[0]$  hasta  $Re X[N/2]$  y desde  $Im X[0]$  hasta  $Im X[N/2]$ .

### **La Variable Independiente del Dominio de Frecuencia.**


En la figura A.1.4 a continuación se muestra un ejemplo de una DFT con  $N = 128$  puntos. La señal del dominio del tiempo es contenida en el arreglo:  $x[0]$  a  $x[127]$ . La señal del dominio de frecuencia, por su parte, es contenida en dos arreglos:  $Re X[0]$  a  $Re X[64]$  así como en  $Im X[0]$  a  $Im X[64]$ . Nótese que los 128 puntos en el dominio del tiempo corresponden a 65 puntos en cada una de las señales del dominio de frecuencia, con índices que se extienden desde 0 hasta 64. En resumen  $N$  puntos en el dominio del tiempo corresponden a  $N/2+1$  puntos en el dominio de frecuencia. El exceso de datos en la salida de la DFT se justificará más adelante en la siguiente sección.

La variable independiente del eje horizontal del dominio de frecuencia se puede representar de cuatro maneras diferentes, todas comunes en el campo del procesamiento digital de señales. En el primer método mostrado en (b), el eje horizontal es etiquetado con números desde 0 hasta 64, los cuales corresponden a los índices 0 hasta  $N/2$  del arreglos de salida. Cuando este formato de etiquetado es utilizado, el índice del dominio de frecuencia corresponde a un entero, por ejemplo  $Re X[k]$  o  $Im X[k]$ , donde la variable  $k$  varía desde 0 hasta  $N/2$  en incrementos unitarios.

En el segundo método utilizado en (c) el eje horizontal es etiquetado como una fracción de la frecuencia de muestreo. Esto significa que los valores a lo largo del eje horizontal siempre corren desde 0 hasta 0.5, dado que el criterio de Nyquist

plantea que datos discretos en una muestra determinada pueden contener frecuencias únicamente entre C.D y la mitad de la frecuencia de muestreo. En este caso el índice utilizado es  $f$ , referenciando a la frecuencia. La parte real e imaginaria se escriben:  $Re X[f]$  e  $Im X[f]$  respectivamente, donde  $f$  toma cualquiera de los  $N/2+1$  valores igualmente espaciados entre 0 y 0.5. Para convertir la primera notación  $k$  en la segunda notación  $f$ , se debe dividir el eje horizontal entre  $N$ . Esto es:

$$f = \frac{k}{N} \quad (A.1.1)$$



**Figura A.1.4.** Ejemplo de una DFT con  $N = 128$

El tercer estilo es similar al segundo, con la diferencia de que el eje horizontal es multiplicado por  $2\pi$ . En este caso el índice es  $\omega$ , al cual se le llama frecuencia natural y posee unidades de radianes. En esta notación las partes real e imaginaria se escriben:  $Re X[\omega]$  e  $Im X[\omega]$  respectivamente, donde  $\omega$  toma cualquiera de los  $N/2+1$  valores igualmente espaciados entre 0 y  $\pi$ . Este método hace ver a la ecuación matemática un tanto más pequeña. Por ejemplo considérese la ecuación de una onda coseno escrita con cada una de las

notaciones antes descritas: utilizando  $k$ :  $c[n] = \cos(2\pi kn/N)$ ; utilizando  $f$ :  $c[n] = \cos(2\pi fn)$ ; y utilizando  $\omega$ :  $c[n] = \cos(\omega n)$ .

Un cuarto método utilizado en el etiquetado de la variable independiente en el dominio de frecuencia es utilizando las frecuencias analógicas presentes en una aplicación en particular. Por ejemplo, para un sistema en cuya frecuencia de muestreo es 10 KS/s, la variable independiente se extendería desde 0 hasta 5 KHz.

### **Funciones Básicas de la Transformada Discreta de Fourier.**

Las ondas senoidales y cosenoidales utilizadas en la transformada discreta de Fourier son normalmente referidas como las funciones básicas de la DFT. En otras palabras, la salida de una DFT es un conjunto de números que representan amplitudes. Las funciones básicas son un grupo de ondas senoidales y cosenoidales con amplitud unitaria. Si a cada amplitud en el dominio de frecuencia se le asigna una onda seno o coseno apropiado (funciones básicas), el resultado será un conjunto de ondas senoidales y cosenoidales ajustadas a escalas variables que al ser sumadas conforman la señal de entrada en el dominio del tiempo.

Las funciones básicas de la DFT se generan a partir de las ecuaciones:

$$c_k[n] = \cos\left(\frac{2\pi Kn}{N}\right) \quad (A.1.2)$$

$$s_k[n] = \text{sen}\left(\frac{2\pi Kn}{N}\right) \quad (A.1.3)$$

, donde  $c_k[n]$  es la onda coseno para la amplitud correspondiente a  $\text{Re } X[k]$  y  $s_k[n]$  es la onda seno para la amplitud correspondiente a  $\text{Im } X[k]$ . Cada una de ellas posee una longitud de  $N$  muestras las cuales van desde 0 hasta  $N-1$ , y el parámetro  $k$  determina la frecuencia de la onda.

Las frecuencias más altas de las funciones básicas son  $c_{N/2}[n]$  y  $s_{N/2}[n]$ . El coseno discreto alterna en valores entre -1 y 1, lo cual puede ser interpretado como si se estuviera muestreando en los picos de la senoide continua. Por otro lado la onda seno discreta contiene únicamente ceros, resultado que se obtiene de muestrear la senoide continua en los cruces por cero. Lo anterior hace de los valores de  $\text{Im}[0]$  e  $\text{Im}[N/2]$  siempre iguales a cero, siendo consecuentemente invisibles en la síntesis de la señal del dominio temporal. Por esta razón la DFT contiene información extra siendo su salida de  $N+2$  muestras; sin embargo 2 de estos arreglos de salida no contiene información útil y se consideran descartables,  $\text{Im}[0]$  e  $\text{Im}[N/2]$ , permitiendo al resto de las  $N$  muestras ser independientes en la síntesis correspondiente.

## Síntesis, cálculo de la DFT inversa.

Se procederá a describir las ecuaciones de síntesis a continuación.

$$x[n] = \sum_{k=0}^{N/2} Re \bar{X}[k] \cos\left(\frac{2\pi kn}{N}\right) + \sum_{k=0}^{N/2} Im \bar{X}[k] \sen\left(\frac{2\pi kn}{N}\right) \quad (A. 1.4)$$

La ecuación anterior se puede interpretar de la siguiente manera: cualquier señal conformada por  $N$  puntos,  $x[n]$ , puede ser creada por la suma de  $N/2+1$  ondas coseno y  $N/2+1$  ondas seno. Las amplitudes de las ondas cosenoidales y senoidales se contienen en los arreglos  $Im \bar{X}[k]$  y  $Re \bar{X}[k]$  respectivamente. La ecuación de síntesis multiplica dichas amplitudes por las funciones básicas para crear un conjunto de ondas senoidales y cosenoidales con un escalamiento respectivo a su amplitud. La sumatoria de las señales en este conjunto da como resultado la señal en el dominio del tiempo,  $x[n]$ .

Nótese que en la ecuación A.1.4 a los arreglos se les llamó  $Im \bar{X}[k]$  y  $Re \bar{X}[k]$  en lugar de llamárseles  $Im X[k]$  y  $Re X[k]$ . Esto se da debido a que las amplitudes requeridas para la síntesis ( $Im \bar{X}[k]$  y  $Re \bar{X}[k]$ ) son un tanto diferentes del dominio de frecuencia de la señal ( $Im X[k]$  y  $Re X[k]$ ). Este es el factor de escalamiento que se mencionó con anterioridad, y consta de una simple normalización. En forma de ecuación la conversión tiene la siguiente forma:

$$Re \bar{X}[k] = \frac{Re X[k]}{\frac{N}{2}} \quad (A. 1.5)$$

$$Im \bar{X}[k] = \frac{-Im X[k]}{\frac{N}{2}} \quad (A. 1.6)$$

Lo anterior se cumple excepto para dos casos especiales:

$$Re \bar{X}[k] = \frac{Re X[0]}{N} \quad (A. 1.7)$$


$$Im \bar{X}[k] = \frac{Re X[N/2]}{N} \quad (A. 1.8)$$

Supóngase que se ha dado la representación de dominio en frecuencia de una señal, y se ha pedido sintetizar dicha señal en el dominio del tiempo. El primer paso entonces sería encontrar las amplitudes de las ondas senoidales y cosenoidales. En otras palabras, dados  $Im X[k]$  y  $Re X[k]$  se deben de encontrar  $Im \bar{X}[k]$  y  $Re \bar{X}[k]$ . Las ecuaciones A.1.5 a A.1.8 muestran como hacer esto. Para implementar dicho procedimiento en un computador se deben de realizar tres diferentes acciones. Primero, se deben dividir todos los valores en el dominio de la

frecuencia entre  $N/2$ . Segundo, se debe cambiar el signo de todos los valores imaginarios y tercero, se deben dividir la primer y última muestra de la parte real,  $Re X[0]$  y  $Re X[N/2]$  entre 2.

La figura A.1.6 a continuación muestra la operación de la DFT inversa, así como la pequeña diferencia existente entre el dominio de frecuencia y las amplitudes necesarias en la síntesis. La figura A.1.6 (a) ilustra una señal de ejemplo la cual la conforma un impulso en la muestra 0 con una amplitud de 32. En (b) se muestra la representación en el dominio de frecuencia de dicha señal. La parte real del dominio de frecuencia es un valor constante de 32, mientras que la parte imaginaria (no se muestra) se compone completamente de ceros.


Las ecuaciones desde la A.1.5 hasta la A.1.8 convierten el dominio en frecuencia, presente en (b), en las amplitudes de las ondas cosenoidales presentes en (c). Tal y como se muestra, todas las amplitudes de los cosenos poseen un valor de 2 excepto las muestras en 0 y 16 las cuales tiene un valor de 1. Las amplitudes de las ondas senoidales no se muestran puesto que poseen un valor de 0 y no proveen contribución alguna al análisis. La ecuación de síntesis, A.1.4, se utiliza finalmente para convertir las amplitudes de los cosenos en la señal en el dominio del tiempo en (a).



**Figura A.1.6.** Ejemplo de procedimiento de una DFT Inversa utilizando el factor de escala.

Lo anteriormente expuesto muestra cómo el dominio en frecuencia es diferente de las amplitudes sinusoidales, sin embargo no muestra exactamente por qué. La diferencia ocurre porque el dominio de frecuencia se define como una densidad espectral. La siguiente figura muestra el concepto anterior. El ejemplo en la figura ilustra la parte real del dominio de frecuencia de una señal de 32 puntos. Como es de esperar, las muestras se extienden desde 0 hasta 16, representando 17 frecuencias igualmente espaciadas entre 0 y la mitad de la frecuencia de muestreo. La densidad espectral describe la cantidad de una señal existente por unidad de ancho de banda. Para convertir las amplitudes sinusoidales en densidad espectral es necesario dividir cada amplitud entre el ancho de banda que dicha amplitud representa.

Tal y como lo muestra la figura, el ancho de banda se puede definir dibujando líneas divisorias entre las muestras. Por ejemplo, la muestra 5 ocurre en la banda entre 4.5 y 5; la muestra 6 ocurre en la banda entre 5.5 y 6.5, etc. De esta manera se puede expresar el ancho de banda de cada muestra en función del ancho de banda total ( $N/2$ ) como  $2/N$ . La excepción a esta regla son las muestras en cada uno de los extremos, las cuales poseen un ancho de banda de  $1/N$ .



**Figura A.1.7** Ancho de banda de las muestras en el dominio de frecuencia.

### **Análisis, cálculo de la DFT directa.**

La transformada discreta de Fourier se puede ser calculada de tres maneras distintas. Como primera opción, la transformada se puede resolver mediante un conjunto de ecuaciones simultáneas. Este tipo de solución generalmente se utiliza con fines ilustrativos para demostrar el funcionamiento de la DFT, pero es sumamente ineficiente para aplicaciones prácticas. En el segundo método se utiliza el concepto de correlación para detectar una forma de onda conocida dentro de una señal determinada. Un tercer método consta del la transformada rápida de Fourier (FFT), el cual es un algoritmo que descompone una DFT de  $N$  puntos en  $N$  DFTs, cada una de un único punto. A continuación se

entrará en detalle sobre el segundo método mencionado anteriormente, basado en el concepto de correlación.

El método de DFT por correlación se demostrará mediante la solución de un ejemplo. Supóngase que se trata de calcular la DFT de una señal de 64 puntos, lo cual quiere decir que se requieren calcular 33 puntos en la parte real así como en la parte imaginaria del dominio de la frecuencia. En este ejemplo en particular se demostrará como calcular  $Im X[3]$ , la cual es la amplitud de una onda seno que realiza 3 ciclos completos entre los puntos 0 y 63.

La figura a continuación ilustra la utilización de la correlación para calcular  $Im X[3]$ . Tal y como lo describe la teoría de la correlación, para detectar una forma de onda conocida contenido dentro de la totalidad de una señal, se deben de multiplicar ambas señales y se deben de sumar los puntos de la señal resultante. El número resultante al final de este procedimiento indica que similitud existe entre las señales comparadas.




Figura A.1.8 Ejemplo de solución de DFT por correlación.



Como se puede observar en la figura anterior, las secciones (c) y (d) muestran la señal que se busca, en este caso una onda senoidal que realiza 3 ciclos en la totalidad de los puntos de dicha señal. En (e) se muestra el resultado de multiplicar (a) por (c). De igual manera en (f) se muestra la multiplicación de (b) por (d). La suma de todos los puntos en (e) es 32, y su valor medio es 0.5, lo cual indica la presencia de la señal en (c) con una amplitud de 1. De manera contraria un valor medio de 0 como el que se da en (f), implica la ausencia de (d) en la señal analizada (b).

El procedimiento anterior se formaliza mediante las ecuaciones siguientes de análisis, con las cuales es posible encontrar de manera matemática el dominio en frecuencia a partir del dominio del tiempo.

$$Re X[k] = \frac{2}{N} \sum_{n=0}^{N-1} x[n] \cos\left(\frac{2\pi kn}{N}\right) \quad (A.1.9)$$

$$Im X[k] = -\frac{2}{N} \sum_{n=0}^{N-1} x[n] \sen\left(\frac{2\pi kn}{N}\right) \quad (A.1.10)$$

A partir de las ecuaciones anteriores y el concepto de correlación se puede afirmar entonces que cada muestra en el dominio de la frecuencia se encuentra multiplicando la señal en el dominio del tiempo por la onda senoidal o cosenoidal buscada y sumando los puntos resultantes.

## ANEXO A.2 Conformación de ondas reales a partir del espectro complejo. <sup>[4]</sup>

Como un ejemplo de la conformación de ondas reales a partir del espectro complejo en frecuencia, supóngase que se desea reconstruir una señal cosenoidal de amplitud unitaria en la frecuencia  $2\pi k/N$ . Lo anterior requiere la contribución de una frecuencia positiva y una negativa, ambas de la parte real del espectro en frecuencia. Las dos marcas cuadradas en la figura anterior dan forma al ejemplo en cuestión, con su frecuencia establecida en  $k/N = 0.23$ . La frecuencia positiva en 0.23 contribuye con una onda cosenoidal real y una onda senoidal imaginaria en el dominio del tiempo:

$$\frac{1}{2} \cos(2\pi 0.23n) + \frac{1}{2} j \sin(2\pi 0.23n)$$

De igual manera la frecuencia negativa en -0.23, también contribuye con un coseno real y un seno imaginario en el dominio del tiempo:

$$\frac{1}{2} \cos(2\pi(-0.23)n) + \frac{1}{2} j \sin(2\pi(-0.23)n)$$

Los signos negativos en los términos sinusoidales se pueden modificar haciendo uso de las propiedades par e impar de cosenos y senos respectivamente de forma que:  $\cos(-x) = \cos(x)$  y  $\sin(-x) = -\sin(x)$ . De esta manera la contribución de la frecuencia negativa se puede reescribir como:

$$\frac{1}{2} \cos(2\pi 0.23n) - \frac{1}{2} j \sin(2\pi 0.23n)$$

Sumando las contribuciones de las frecuencias positivas y negativas se tiene:

contribución de frecuencia positiva →	$\frac{1}{2} \cos(2\pi 0.23n) + \frac{1}{2} j \sin(2\pi 0.23n)$
contribución de frecuencia negativa →	$\frac{1}{2} \cos(2\pi 0.23n) - \frac{1}{2} j \sin(2\pi 0.23n)$
señal en dominio temporal resultante →	$\cos(2\pi 0.23n)$

De la misma manera se puede sintetizar una onda senoidal de amplitud unitaria. En este caso sería necesaria una frecuencia positiva y otra negativa de la parte imaginaria del espectro en frecuencia. Las marcas redondas de la figura

---

<sup>4</sup> W. Smith, Steven. The Scientist and Engineer's Guide to Digital Signal Processing. [En línea]. San Diego: California Technical Publishing. < <http://www.dspguide.com/> >. Chapter 31: The Complex Fourier Transform. [Consulta: 28 Abril, 2008].

anterior ilustran este caso. Aplicando la ecuación 3.4 se puede observar como estos valores espectrales contribuyen con una onda senoidal real y una onda cosenoidal imaginaria a la señal en el dominio del tiempo.

$$\begin{array}{l}
 \text{contribución de frecuencia positiva} \rightarrow -\frac{1}{2} \sin(2\pi 0.23 n) - \frac{1}{2} j \cos(2\pi 0.23 n) \\
 \text{contribución de frecuencia negativa} \rightarrow -\frac{1}{2} \sin(2\pi 0.23 n) + \frac{1}{2} j \cos(2\pi 0.23 n) \\
 \hline
 \text{señal en dominio temporal resultante} \rightarrow -\sin(2\pi 0.23 n)
 \end{array}$$

Nótese la generación de una onda senoidal negativa, a pesar de que el valor en la frecuencia positiva era también positivo. Esta inversión de signo es un factor inherente a las matemáticas de la DFT compleja. En resumen, un valor positivo en la parte imaginaria del espectro en frecuencia corresponde una función senoidal negativa en el dominio temporal.

Nótese también la importancia de la simetría en la DFT compleja. Tal y como lo muestra la figura 3.2, una señal real en el dominio del tiempo presenta en el espectro en frecuencia una simetría par de la parte real y una simetría impar de la parte imaginaria. Lo anterior infiere que los valores de las frecuencias negativa y positiva de la parte real son ambos del mismo signo, mientras que los valores en la parte imaginaria son de signo contrario.

## ANEXO A.3 Hojas de Datos (Tarjeta PCI 6024-E)

### Low-Cost E Series Multifunction DAQ – 12 or 16-Bit, 200 kS/s, 16 Analog Inputs

#### NI E Series – Low-Cost

- 16 analog inputs at up to 200 kS/s, 12 or 16-bit resolution
- Up to 2 analog outputs at 10 kS/s, 12 or 16-bit resolution
- 8 digital I/O lines (TTL/CMOS); two 24-bit counter/timers
- Digital triggering
- 4 analog input signal ranges
- NI-DAQ driver that simplifies configuration and measurements

#### Families

- NI 6036E
- NI 6034E
- NI 6025E
- NI 6024E
- NI 6023E

#### Operating Systems

- Windows 2000/NT/XP
- Real-time performance with LabVIEW
- Others such as Linux® and Mac OS X

#### Recommended Software

- LabVIEW
- LabWindows/CVI
- Measurement Studio
- VI Logger

#### Other Compatible Software

- Visual Basic, C/C++, and C#

#### Driver Software (included)

- NI-DAQ 7



Family	Bus	Analog Inputs	Input Resolution	Max Sampling Rate	Input Range	Analog Outputs	Output Resolution	Output Rate	Output Range	Digital I/O	Counter/Timers	Triggers
NI 6036E	PCI, PCMCIA	16 SE/8 DI	16 bits	200 kS/s	±0.05 to ±10 V	2	16 bits	10 kS/s <sup>1</sup>	±10 V	8	2, 24-bit	Digital
NI 6034E	PCI	16 SE/8 DI	16 bits	200 kS/s	±0.05 to ±10 V	0	–	–	–	8	2, 24-bit	Digital
NI 6025E	PCI, PXI	16 SE/8 DI	12 bits	200 kS/s	±0.05 to ±10 V	2	12 bits	10 kS/s <sup>1</sup>	±10 V	8	2, 24-bit	Digital
NI 6024E	PCI, PCMCIA	16 SE/8 DI	12 bits	200 kS/s	±0.05 to ±10 V	2	12 bits	10 kS/s <sup>1</sup>	±10 V	8	2, 24-bit	Digital
NI 6023E	PCI	16 SE/8 DI	12 bits	200 kS/s	±0.05 to ±10 V	0	–	–	–	8	2, 24-bit	Digital

<sup>1</sup>10 kS/s typical when using the single DMA channel for analog output. 1 kS/s maximum when using the single DMA channel for either analog input or counter/timer operations. 1 kS/s maximum for PCMCIA DAQCard devices in all cases.

Table 1. Low-Cost E Series Model Guide

#### Overview and Applications

National Instruments low-cost E Series multifunction data acquisition devices provide full functionality at a price to meet the needs of the budget-conscious user. They are ideal for applications ranging from continuous high-speed data logging to control applications to high-voltage signal or sensor measurements when used with NI signal conditioning. Synchronize the operations of multiple devices using the RTSI bus or PXI trigger bus to easily integrate other hardware such as motion control and machine vision to create an entire measurement and control system.

#### Highly Accurate Hardware Design

NI low-cost E Series DAQ devices include the following features and technologies:

**Temperature Drift Protection Circuitry** – Designed with components that minimize the effect of temperature changes on measurements to less than 0.0010% of reading/°C.

**Resolution-Improvement Technologies** – Carefully designed noise floor maximizes the resolution.

**Onboard Self-Calibration** – Precise voltage reference included for calibration and measurement accuracy. Self-calibration is completely software controlled, with no potentiometers to adjust.

**NI DAQ-STC** – Timing and control ASIC designed to provide more flexibility, lower power consumption, and a higher immunity to noise and jitter than off-the-shelf counter/timer chips.

**NI MITE** – ASIC designed to optimize data transfer for multiple simultaneous operations using bus mastering with one DMA channel, interrupts, or programmed I/O.

**NI PGIA** – Measurement and instrument class amplifier that guarantees settling times at all gains. Typical commercial off-the-shelf amplifier components do not meet the settling time requirements for high-gain measurement applications.

**PFI Lines** – Eight programmable function input (PFI) lines that you can use for software-controlled routing of interboard and intraboard digital and timing signals.

**RTSI or PXI Trigger Bus** – Bus used to share timing and control signals between two or more PCI or PXI devices to synchronize operations.

**RSE Mode** – In addition to differential and nonreferenced single-ended modes, NI low-cost E Series devices offer the referenced single-ended (RSE) mode for use with floating-signal sources in applications with channel counts higher than eight.

**Onboard Temperature Sensor** – Included for monitoring the operating temperature of the device to ensure that it is operating within the specified range.



## Low-Cost E Series Multifunction DAQ – 12 or 16-Bit, 200 kS/s, 16 Analog Inputs

Models	Full-Featured E Series				Low-Cost E Series			Basic	
	NI 6030E, NI 6031E NI 6032E, NI 6033E	NI 6052E	NI 6070E, NI 6071E	NI 6040E	NI 5034E, NI 5036E	NI 6023E, NI 6024E, NI 6025E	PCI-6013, PCI-6014		
Measurement Sensitivity <sup>1</sup> (mV)	0.0025	0.0025	0.009	0.003	0.0036	0.006	0.004		
Nominal Range (V)	Absolute Accuracy (mV)								
Positive FS	Negative FS								
10	-10	1.147	4.747	14.366	15.373	7.580	16.504	6.984	
5	-5	2.077	0.876	5.193	6.697	1.790	5.263	2.003	
2.5	-2.5	–	1.190	3.605	3.853	–	–	–	
2	-2	0.836	–	–	–	–	–	–	
1	-1	0.422	0.479	1.452	1.553	–	–	–	
0.5	-0.5	0.215	0.240	0.735	0.769	0.399	0.346	0.471	
0.25	-0.25	–	0.137	0.370	0.405	–	–	–	
0.2	-0.2	0.102	–	–	–	–	–	–	
0.1	-0.1	0.061	0.064	0.163	0.175	–	–	–	
0.05	-0.05	–	0.035	0.091	0.100	0.0611	0.106	0.069	
10	0	0.976	1.232	6.765	7.263	–	–	–	
5	0	1.992	2.119	5.391	6.645	–	–	–	
2	0	0.802	0.850	2.167	2.271	–	–	–	
1	0	0.405	0.420	1.092	1.143	–	–	–	
0.5	0	0.207	0.242	0.558	0.583	–	–	–	
0.2	0	0.098	0.111	0.235	0.247	–	–	–	
0.1	0	0.059	0.069	0.127	0.135	–	–	–	

Note: Accuracies are valid for measurements following an internal calibration. Measurement accuracies are listed for operational temperatures within  $\pm 1^\circ\text{C}$  of internal calibration temperature and  $\pm 10^\circ\text{C}$  of external or factory calibration temperature. One-year calibration interval recommended. The Absolute Accuracy at Full Scale calculations were performed for a maximum range input voltage (for example, 10 V for the  $\pm 10$  V range) after one year, assuming 100 pt averaging of data.  
<sup>1</sup>Smallest detectable voltage change in the input signal at the smallest input range.

Table 2. E Series Analog Input Absolute Accuracy Specifications

Models	Full-Featured E Series				Low-Cost E Series			Basic	
	NI 6030E, NI 6031E NI 6032E, NI 6033E	NI 6052E	NI 6070E, NI 6071E	NI 6040E	NI 5034E, NI 5036E	NI 6023E, NI 6024E, NI 6025E	PCI-6013, PCI-6014		
Nominal Range (V)	Absolute Accuracy (mV)								
Positive FS	Negative FS								
10	-10	1.430	1.405	8.127	6.127	2.417	0.127	0.835	
10	0	1.201	1.176	5.685	5.685	–	–	–	

Table 3. E Series Analog Output Absolute Accuracy Specifications

### High-Performance, Easy-to-Use Driver Software

NI-DAQ is the robust driver software that makes it easy to access the functionality of your data acquisition hardware, whether you are a beginning or advanced user. Helpful features include:

**Automatic Code Generation** – DAQ Assistant is an interactive guide that steps you through configuring, testing, and programming measurement tasks and generates the necessary code automatically for NI LabVIEW, LabWindows/CVI, or Measurement Studio.

**Cleaner Code Development** – Basic and advanced software functions have been combined into one easy-to-use yet powerful set to help you build cleaner code and move from basic to advanced applications without replacing functions.

**High-Performance Driver Engine** – Software-timed single-point input (typically used in control loops) with NI-DAQ achieves rates of up to 50 kHz. NI-DAQ also delivers maximum I/O system throughput with a multithreaded driver.

**Test Panels** – With NI-DAQ, you can test all of your device functionality before you begin development.

**Scaled Channels** – Easily scale your voltage data into the proper engineering units using the NI-DAQ Measurement Ready virtual channels by choosing from a list of common sensors and signals or creating your own custom scale.

**LabVIEW Integration** – All NI-DAQ functions create the waveform data type, which carries acquired data and timing information directly into more than 400 LabVIEW built-in analysis routines for display of results in engineering units on a graph.

For information on applicable hardware for NI-DAQ 7, visit [ni.com/dataacquisition](http://ni.com/dataacquisition).

Visit [ni.com/oen](http://ni.com/oen) for quantity discount information.

## ANEXO A.4 “E Series Calibration Procedure”

### Equipment and Other Test Requirements

---

This section describes the equipment, software, documentation, and environmental conditions needed for calibration.

#### Test Equipment

When performing calibration, National Instruments recommends that you use the following instruments for calibration of an E Series board:

- Calibrator—Fluke 5700A
- DMM—Hewlett-Packard 3458A
- Counter—Hewlett-Packard 53131A

If the exact instrument is not available, use the following accuracy requirements to select a substitute calibration standard:

- A high-precision voltage source that is at least 50 ppm accurate for 12-bit boards and 10 ppm for 16-bit boards
- A multiranging 5 1/2-digit DMM with an accuracy of 15 ppm
- A counter accurate to 0.01%



**Note** If you do not have custom connection hardware available, you may need a connector block such as the National Instruments TBX-68 and a shielded 68-pin connector cable. These components give easy access to the individual pins on the 68-pin board I/O connector.

#### Software and Documentation

The following software and documentation are required to calibrate the E Series. You can obtain these from the National Instruments web site at [www.ni.com/](http://www.ni.com/)

- The latest version of the National Instruments NI-DAQ driver. This driver comes with the NI-DAQ Function Reference Online Help file, while you will also need.
- `niEcal.dll`, `niEcal.lib`, and `niEcal.h` files. You should have downloaded these files when you downloaded this document.
- *NI-DAQ User Manual for PC Compatibles*

#### Software

The E Series calibration procedure requires that the latest version of the National Instruments NI-DAQ driver be installed on the calibration system. The driver supports a number of programming languages, including LabVIEW, LabWindows/CVI, Microsoft Visual C++, Microsoft Visual

Basic, and Borland C++. When you install the driver, you only need to install support for the programming language that you intend to use.

You also need a copy of the `niEcal.dll`, `niEcal.lib`, and `niEcal.h` files. This `.dll` provides calibration functionality that does not reside in the standard NI-DAQ driver. This functionality includes protecting the calibration constants and updating the calibration date. You can access the functions in this `.dll` through any 32-bit compiler.

## Documentation

The NI-DAQ function reference online help and user manuals contain detailed information on using the NI-DAQ driver. The function reference help includes detailed information on the functions in the driver. The user manual provides instructions on installing and configuring National Instruments DAQ devices. This manual also includes detailed information on creating applications that use the NI-DAQ driver. These documents are your primary references for writing your calibration utility. For further information on the products you are calibrating, you may also want to install the device user manuals.

## Test Considerations

To calibrate an E Series board, there are a number of issues to consider. First, you must install the NI-DAQ driver on the calibration computer and properly configure the board to be calibrated. Next, you must write calibration software to communicate with the board via NI-DAQ function calls. For more information on using the NI-DAQ driver, refer to the *Software and Documentation* section earlier in this document.

You need to be aware of several connection and environmental concerns during calibration:

- Keep connections to the board as short as possible. Long cables and wires can act as antennae, which could pick up extra noise that would affect measurements.
- Use shielded copper wire for all cable connections to the device. It is often advisable to use twisted-pair wire to eliminate noise and thermal offsets.
- Maintain the temperature between 18–28 °C.
- Keep relative humidity below 80%.
- Allow a warm-up time of at least 15 minutes for PXT/PCI/AT bus devices and 30 minutes for PCMCIA cards to ensure that the measurement circuitry is at a stable operating temperature.

# Calibration Process Overview

---

## Writing Your Calibration Procedure

The calibration process is described in the *Calibration Process Overview* section later in this document, including step-by-step instructions on calling the appropriate calibration functions. Unless otherwise specified, the calibration functions are C function calls in the NI-DAQ driver. These function calls are also valid for Visual Basic programs. While LabVIEW virtual instruments (VIs) are not discussed in this procedure, the translation from NI-DAQ function calls to LabVIEW VIs is straightforward, as many of the VIs have the same names as the listed function calls. Refer to *Flowcharts for Creating Verification and Calibration Code* for flowcharts detailing the code used at each step of the calibration procedure.

There are a number of compiler-specific steps that you must follow to create an application using the NI-DAQ driver. The *NI-DAQ User Manual for PC Compatibles* details the required steps for each of the supported compilers.

Be aware that many of the functions listed in the calibration procedure in the *Calibration Process Overview* section of this document use variables that are defined in the `nidaqcns.h` file. To use these variables, you must include the `nidaqcns.h` file in your code. If you do not wish to use these variable definitions, you can examine the function call listings in the NI-DAQ documentation and the `nidaqcns.h` file to determine what input values are required.

## Calibration Process

The calibration process is broken down into three steps:

1. E Series Verification Procedure—Verify the existing operation of the board. This step allows you to confirm that the board was operating within its specified range prior to calibration.
2. E Series Adjustment Procedure—Perform an external calibration that adjusts the board calibration constants with respect to a known voltage source.
3. Perform another verification to ensure that the board is operating within its specifications after adjustment.

These steps are described in detail in the following sections. As a complete verification of all of the board's gains and ranges can take some time, you may wish to verify only the gains and ranges of interest to you.



## Initial Setup

NI-DAQ automatically detects all E Series devices except DAQPad devices. However, for the driver to communicate with the device, it must be configured in NI-DAQ. The following sections provide a brief description of the configuration procedure. For more information, refer to the installation documentation in your board's user manual. Manuals can be downloaded from the National Instruments Web site, [ni.com/manuals](http://ni.com/manuals). The following procedure describes how to configure a board in NI-DAQ:

1. Install the NI-DAQ driver software.
2. Turn off the power to the computer that will hold the board and install the board in an available slot.
3. When the computer powers up, launch Measurement & Automation Explorer.
4. Configure the board device number and click **Test Resources** to ensure that the board is working properly.



**Note** Once a board is configured with Measurement & Automation Explorer, the board is assigned a device number. Each function call uses this number to identify which DAQ board to calibrate.

## E Series Verification Procedure

Verification determines how well the DAQ board is meeting its specifications. By performing this procedure, you can see how your board has operated over time. You can use this information to help determine the appropriate calibration interval for your application.

The verification procedure is divided into the major functions of the board. Throughout the verification process, use the tables in the *E Series Board Specifications* section later in this document to determine if your device needs to be adjusted.

### Analog Input Verification

Since the E Series board has a number of different ranges and polarities, you need to check measurements for each available range/polarity combination. Because there is only one ADC on E Series boards, you only need to perform verification on a single analog input channel. Use the following procedure to check the performance of the analog input:

1. Make sure that you have read the *Software and Documentation* section earlier in this document.

2. Connect the positive output of the calibrator to analog input channel 0 (pin 68), and the negative output of the calibrator to analog input channel 8 (pin 34).



**Note** Pin numbers are given for 68-pin connectors only. If you are using a 50-pin connector, refer to the board user manual for signal connection location.

3. Choose the data sheet from the *E Series Board Specifications* section later in this document that corresponds to the board you are verifying. This sheet shows all acceptable settings for the board type. Although it is recommended that all ranges and gains be verified, you may wish to save time by checking only those ranges that are used in your application.
4. Set the calibrator voltage to the test value indicated on the board data sheet.
5. Run the `AI_Configure` function to configure the board for the appropriate device number, input range, and polarity. Read these settings from the table for the board.
6. Run the `DAQ_Op` function to acquire 10,000 points of voltage data. Set the **gain** to the value specified by the board table.
7. Run the `DAQ_VScale` function to convert the buffer of acquired binary values into voltage values.
8. Average the 10,000 voltage values. Compare the resulting average to the upper and lower limits listed in the table. If the result falls between these values, the test is considered to have passed.
9. Repeat steps 5 through 8 until all values have been verified.
10. Disconnect the calibrator from the board.

You have finished verifying the analog input levels on your board.

## Analog Output Verification

This procedure checks the performance of the analog output. Skip this step if the board you are calibrating does not have analog output circuitry. Check measurements using the following procedure:

1. Make sure that you have read the *Software and Documentation* section earlier in this document.
2. Most E Series boards have two analog outputs, DAC0OUT and DAC1OUT. This test will check both analog output channels. Connect your DMM to DAC0OUT as shown in Table 1.

**Table 1.** Connections to Analog Outputs

Analog Output	DMM Positive Input	DMM Negative Input
DAC0OUT	DAC0OUT (pin 22)	AOGND (pin 55)
DAC1OUT	DAC1OUT (pin 21)	AOGND (pin 55)



**Note** Pin numbers are given for 68-pin connectors only. If you are using a 50-pin connector, refer to the board user manual for signal connection location.

3. Choose the table from the *E Series Board Specifications* section later in this document that corresponds to the board you are verifying. This table shows all acceptable settings for the board. Although it is recommended that all ranges be verified, you may wish to save time by checking only those ranges that are used in your application.
4. Run the `AO_Configure` function to configure the board for the appropriate device number, channel, and output polarity. Use channel 0 as the channel to verify. Read the remaining settings from the table for the board.
5. Run the `AO_Write` function to update the analog output channel with the appropriate voltage. Use the voltage value to be tested shown on the data sheet for the board.
6. Compare the resulting value shown by the DMM to the upper and lower limits in the table. If the value falls between these limits, the test is considered to have passed.
7. Repeat steps 4 through 6 until all values have been tested.
8. Disconnect the DMM from DAC0OUT, and reconnect it to DAC1OUT, making the connections as shown in Table 1.
9. Run the `AO_Configure` function to configure the board for the appropriate device number, channel, and output polarity. Use channel 1 as the channel to verify. Read the remaining settings from the data sheet for the board.
10. Run the `AO_Write` function to update the analog output channel with the appropriate voltage. Use the voltage value to be tested shown on the data sheet for the board.
11. Compare the resulting value shown by the DMM to the upper and lower limits on the data sheet. If the value falls between these limits, the test is considered to have passed.
12. Repeat steps 9 through 11 until all values have been tested.
13. Disconnect your DMM from the board.

You have finished verifying the analog output levels on your board.

## Counter Verification

This procedure verifies the performance of the counter. The E Series boards have only one timebase to verify, so only counter 0 needs to be checked. It is not possible to adjust this timebase, so only verification can be performed. Perform checks using the following procedure:

1. Make sure that you have read the *Software and Documentation* section earlier in this document.
2. Connect your counter positive input to GPCTR0\_OUT (pin 2) and your counter negative input to DGND (pin 35).



**Note** Pin numbers are given for 68-pin connectors only. If you are using a 50-pin connector, refer to the board user manual for signal connection location.

3. Run the GPCTR\_Control function with the **action** set to ND\_RESET. This places the counter in a default state.
4. Run the GPCTR\_Set\_Application function with **application** set to ND\_PULSE\_TRAIN\_GNR to configure the counter for pulse-train generation.
5. Run the GPCTR\_Change\_Parameter function with **paramID** set to ND\_COUNT\_1 and **paramValue** set to 2. This configures the counter to output a pulse with an off time of 100 ns.
6. Run the GPCTR\_Change\_Parameter function with **paramID** set to ND\_COUNT\_2 and **paramValue** set to 2. This configures the counter to output a pulse with an on time of 100 ns.
7. Run the Select\_Signal function with **signal** and **source** set to ND\_GPCTR0\_OUTPUT. This will route the counter signal to the GPCTR0\_OUT pin on the board connector.
8. Run the GPCTR\_Control function with the **action** variable set to ND\_PROGRAM to start the generation of a square wave.
9. The board will begin to generate a 5 MHz square wave when the GPCTR\_Control function completes execution. Compare the value read by your counter to the test limits shown on the board table. If the value falls between these limits, the test is considered to have passed.
10. Disconnect the counter from your board.

You have verified the counter on your board.

## E Series Adjustment Procedure

Use the E Series adjustment procedure to adjust the analog input and output calibration constants. At the end of each calibration procedure, these new constants are stored in the factory area of the board EEPROM. Users cannot modify these values, which prevents them from accidentally accessing or modify any calibration constants adjusted by the metrology laboratory.

This step in the calibration process calls functions from the NI-DAQ driver as well as functions from the `niECal.dll`. For further information on the functions in the `niECal.dll`, refer to the comments in the `niECal.h` file.

Perform adjustment of the analog inputs with a calibrator using the following procedure:

1. Read the *Equipment and Other Test Requirements* section earlier in this document.
2. The calibrator connections depend on the resolution of the board you are calibrating. Refer to Table 2 to determine connections between the board and the calibrator.

**Table 2.** Calibrator Connections

12-Bit E Series Device	16-Bit E Series Device
Connect the positive output of the calibrator to analog input channel 8 (pin 34).	Connect the positive output of the calibrator to analog input channel 0 (pin 68).
Connect the negative output of the calibrator to AISENSE (pin 62).	Connect the negative output of the calibrator to analog input channel 8 (pin 34).
Connect DAC0OUT (pin 22) line to analog input channel 0 (pin 68).	—
If your calibrator and computer are floating with respect to each other, connect the negative output of the calibrator to AISENSE (pin 62) and AIGND (pin 29).	If your calibrator and computer are floating with respect to each other, connect the negative output of the calibrator to the AIGND line (pin 29) and the analog input channel 8 (pin 34).



**Note** Pin numbers are given for 68-pin connectors only. If you are using a 50-pin connector, refer to the board user manual for signal connection location.



**Note** If you are calibrating a DAQCard-AI-16XE-50, you will need to make the connections as if the board were a 16-bit device. If you are calibrating a 6052E or a low-cost E Series 16-bit product, you will need to make the connections as if the board were a 12-bit device.

3. To obtain the date of the last calibration, run the `Get_Cal_Date` function included in the `niECal.dll`. Once run, `CalDate` will contain the date when the board was last calibrated.
4. Run the `Calibrate_E_Series` function with `calOP` set to `ND_SELF_CALIBRATE` and `setOfCalConst` set to `ND_USER_EEPROM_AREA`. This step will perform an internal calibration of the board. It may take as long as 30 seconds to complete this function call.
5. Set your calibrator to output a voltage of 7.50 V.
6. Run the `Calibrate_E_Series` function with `calOP` set to `ND_EXTERNAL_CALIBRATE` and `setOfCalConst` set to `ND_USER_EEPROM_AREA`. Set `calRefVolts` to 7.50. If the voltage supplied by your source does not maintain a steady 7.50 V, you will receive an error. If your voltage source is floating with respect to the computer and you have not connected `AISENSE` to `AIGND`, you will receive an error.
7. Run the `Copy_Cal` function included in the `niECal.dll`. This function enables and copies the new calibration constants to the protected factory portion of the EEPROM. This function will also update the calibration date.
8. Run the `Calibrate_E_Series` function with `calOP` set to `ND_SET_DEFAULT_LOAD_AREA` and `setOfCalConst` set to `ND_FACTORY_EEPROM_AREA`. This step sets the factory-calibration constants as the default constants.
9. Disconnect the calibrator from the board.

The board is now calibrated with respect to your external source.

After the board is calibrated, you may want to verify the analog input and output operation. To do this, repeat the *E Series Verification Procedure* section of this document.

## 6023E/6024E/6025E Family Boards—12-Bit Resolution

The following tables include values for the PCI-6023E (analog input only), PCI-6024E, PCI-6025E, and PXI-6025E.

Table 21. Analog Input Values for 602xE Family Boards

Range	Polarity	Gain	Test Point		24-Hour Ranges		1-Year Ranges	
			Location	Value (V)	Lower Limit (V)	Upper Limit (V)	Lower Limit (V)	Upper Limit (V)
10	bipolar	0.5	Pos FS	9.9900000	9.9763047	10.0036953	9.9758851	10.0041149
10	bipolar	0.5	Zero	0.0000000	-0.0064825	0.0064825	-0.0064825	0.0064825
10	bipolar	0.5	Neg FS	-9.9900000	-10.0036953	-9.9763047	-10.0041149	-9.9758851
10	bipolar	1	Pos FS	4.9950000	4.9903896	4.9996104	4.9901798	4.9998202
10	bipolar	1	Zero	0.0000000	-0.0032518	0.0032518	-0.0032518	0.0032518
10	bipolar	1	Neg FS	-4.9950000	-4.9996104	-4.9903896	-4.9998202	-4.9901798
10	bipolar	10	Pos FS	0.4995000	0.4987945	0.5002055	0.4987735	0.5002265
10	bipolar	10	Zero	0.0000000	-0.0003449	0.0003449	-0.0003449	0.0003449
10	bipolar	10	Neg FS	-0.4995000	-0.5002055	-0.4987945	-0.5002265	-0.4987735
10	bipolar	100	Pos FS	0.0499500	0.0493733	0.0505267	0.0493712	0.0505288
10	bipolar	100	Zero	0.0000000	-0.0005406	0.0005406	-0.0005406	0.0005406
10	bipolar	100	Neg FS	-0.0499500	-0.0505267	-0.0493733	-0.0505288	-0.0493712

Table 22. Analog Output Values for 602xE Family Boards

Range	Polarity	Test Point		24-Hour Ranges		1-Year Ranges	
		Location	Value (V)	Lower Limit (V)	Upper Limit (V)	Lower Limit (V)	Upper Limit (V)
20	bipolar	Pos FS	9.9900000	9.9822988	9.9977012	9.9818792	9.9981208
20	bipolar	Zero	0.0000000	-0.0059330	0.0059330	-0.0059330	0.0059330
20	bipolar	Neg FS	-9.9900000	-9.9977012	-9.9822988	-9.9981208	-9.9818792

Table 23. Counter Values for 602xE Family Boards

Set Point (MHz)	Upper Limit (MHz)	Lower Limit (MHz)
5	4.9995	5.0005

# APÉNDICES

## APÉNDICE B.1 Interfaces gráficas y módulos de segundo nivel.




Figura B.1.1 Interfaces gráficas del software principal del programa.






Figura B.1.2 Unidad de procesamiento matemático de señales.





Figura B.1.3 Unidad de generación del patrón de voltaje calibrador.



**Figura B.1.4** Interfaz gráfica del sistema de verificación en calibración.

## APÉNDICE B.2 Artículo de publicación del proyecto.

### Prototipo de patrón de voltaje para calibrar instrumentos medidores de calidad de energía

Rolando López León  
Laboratorio Metrológico de Variables Eléctricas, ICE

El Laboratorio Metrológico de Variables Eléctricas fundamenta el alcance de sus objetivos no sólo en mantener los patrones de las magnitudes eléctricas básicas, sino también, en brindar servicios de calibración que cumplan con una relación de incertidumbre apta para generar soluciones tanto a las necesidades propias del ICE como las de clientes particulares.

El conocer en la actualidad la calidad de energía consumida en los hogares, puestos de trabajo e industrias implica, más que un capricho, una necesidad, puesto que son las degradaciones a nivel de red de distribución eléctrica, tales como los armónicos, inter-armónicos y efectos como el “flickering” o parpadeo, algunos de los causantes de fallas en equipos electrónicos y eléctricos.

Actualmente existen una serie de estándares internacionales concernientes a la medición de calidad de energía, dentro de los cuales se pueden mencionar el IEC 61000-4-30 y el IEEE 1159-1995, los cuales exigen de manera puntual la necesidad de reducir la interferencia en las redes de distribución eléctrica por parte de dispositivos eléctricos y electrónicos. Lo anterior hace imperativo para diferentes ramas de la industria como lo son la industria de electrodomésticos, equipo de iluminación, industrias en donde intervenga el control de motores o generadores e inclusive la industria de la construcción, el poder contar con un equipo especializado a lo largo de sus cadenas de producción, que les permita asegurar que el producto final cumpla con sus parámetros de diseño eléctrico.

De igual manera el crecimiento y desarrollo tecnológico, demográfico y estructural a lo largo y ancho del territorio nacional presenta un impacto directo a nivel de distribución eléctrica, como sería el aumento en la distorsión de la potencia y la energía,


introducida por elementos como las placas catódicas de bombillos fluorescentes, fuentes conmutadas de computadores, entre muchos otros dispositivos que ven un incremento diario en su demanda. Todos estos efectos antes mencionados pueden ser correctamente tratados al contar con equipo especializado que permita diagnosticar irregularidades en la red de distribución eléctrica, función que cumplen los medidores de calidad de energía.



Figura 1. Medidor de calidad de energía FLUKE 43B.

El Laboratorio Metrológico de Variables Eléctricas cuenta con una extensa lista de servicios, mas carece del servicio en particular de calibración de instrumentos de medición de calidad de energía eléctrica. Equipos capaces de realizar dicha tarea se encuentran en el mercado a un precio que ronda los \$32500. Desafortunadamente la calibración de dichos equipos se lleva a cabo única y exclusivamente en la fábrica donde son desarrollados y ensamblados. El proceso de envío de estos equipos a la fábrica de procedencia representa para el LMVE una operación tediosa y considerablemente prolongada en el tiempo, lo cual reduciría el tiempo efectivo en el que el LMVE contaría con el equipo. Con esto en mente, el LMVE se ha propuesto desarrollar un


sistema equivalente y económicamente más accesible, capaz de calibrar equipos de medición de calidad de energía, enfocando su operación en la generación de un patrón de voltaje que cuente con su componente fundamental (60 Hertz) así como una serie de hasta 30 componentes armónicos.



**Figura 2.** Ejemplo de patrón de voltaje con contenido armónico

El LMVE presenta interés en el desarrollo de este proyecto puesto que sus resultados, conclusiones y recomendaciones marcarían una pauta sobre los pasos a seguir en el futuro para la consecución de tecnologías más adaptables a la implementación de calibradores de instrumentos medidores de calidad de energía, lo cual en última instancia daría confiabilidad, respaldo y trazabilidad a los procesos que dicho laboratorio lleva a cabo en el campo de la energía.


## APÉNDICE B.3 Afiche del proyecto



## APÉNDICE B.4 Diagramas de primer y segundo nivel (Software principal)

### B.4.1 Diagrama de primer nivel.

El diagrama de primer nivel de software se muestra a continuación.



**Figura B.4.1** Diagrama de primer nivel de implementación en software.

#### Entrada

- Parámetros del patrón de calibración: básicamente en este punto el usuario ingresa los datos que determinarán las características del patrón de voltaje que será luego creado y generado a través de la salida analógica de la tarjeta de adquisición de datos.

#### Salida

- Instrucciones de operación: la salida de este bloque lo componen todas las señales e instrucciones que requieren tanto el sistema operativo (SO) del computador PC como la tarjeta de adquisición de datos PCI 6024-E, para generar así el patrón con las características esperadas por el usuario.

#### Funcionamiento

En este punto, la operación del sistema se restringe a recibir los datos del usuario pertinentes a los parámetros variables del patrón calibrador, crear dicho patrón y generar todas las instrucciones necesarias para que el sistema operativo y la tarjeta de adquisición de datos operen de la manera esperada. La tarea de recibir datos se lleva a cabo por medio de la interfaz gráfica, la cual permite al usuario variar el contenido armónico de la señal que se desea generar. Por otro lado, mediante procedimientos internos se es capaz de girar comandos al sistema operativo, algunos de los cuales son configurables mediante funciones provistas por LabView, como por ejemplo: métodos de intercambio de datos entre el computador y la tarjeta DAQ (data acquisition), tamaños de los buffers de entrada y salida analógica, entre otros. La tarjeta de adquisición de datos recibe también ciertos comandos que configuran su funcionamiento, como por ejemplo: la velocidad de muestreo de la generación, el número de muestras del patrón, el método de comunicación con el computador, entre otros.

## B.4.2 Diagrama de segundo nivel.

A continuación se muestra el diagrama de segundo nivel del sistema.




Figura B.4.2 Diagrama de segundo nivel del sistema implementado.

### Interfaz Gráfica.

#### Entrada

- Parámetros del patrón de calibración: al igual que en el apartado anterior, el usuario ingresa los datos que determinarán las características del patrón de voltaje que será luego creado y generado a través de la salida analógica de la tarjeta de adquisición de datos.

#### Salidas

- Contenido armónico del patrón: lo compone parte de la información que introduce el usuario a la interfaz, en concreto, el número de armónicos deseados, y la amplitud o porcentaje de presencia de cada uno de los armónicos dentro la totalidad del patrón calibrador.
- Propiedades de generación: son parámetros requeridos tanto por el sistema operativo como por la tarjeta PCI 6024-E. En concreto lo componen: el canal de salida analógico de la tarjeta DAQ (dos posibles opciones: 0 o 1), la frecuencia de muestreo en la generación, el número de muestras del patrón y finalmente el tamaño del registro de salida analógica.
- Factor de corrección digital: es un método de control digital a lazo abierto el cual permite compensar los pequeños desvíos en la precisión debido a la etapa de filtrado analógico en la salida.
- Habilitación de métodos de control: el usuario tiene la opción de habilitar métodos de realimentación cuyo objetivo es alcanzar estados deseables de precisión en la generación del patrón calibrador. Dichas señales no son requeridas por la unidad de procesamiento matemático de señales.

#### Funcionamiento

Básicamente este módulo se encarga de recibir todos los parámetros que el sistema requiere que sean introducidos por el usuario. La interfaz gráfica no altera de ninguna forma los datos, sino más bien, se encarga de encausarlos hacia otros módulos



que luego realizarán el debido procesamiento de los datos para convertirlos en información útil para el programa. Además de proveer el medio de entrada para parámetros de funcionamiento del sistema, la interfaz gráfica también es un medio de despliegue de información útil para el usuario. Debido a que el módulo en cuestión no altera los datos, la información desplegada se genera en los módulos de funcionamiento posteriores a la interfaz. En concreto, datos como la frecuencia de muestreo real, porcentaje de presencia de un armónico en el total de la señal, valores RMS del patrón, son algunos de los medios de despliegue de información. En la figura B.1.1 de la sección de apéndices se muestra la interfaz correspondiente al programa principal del sistema. Nótese que la ventana correspondiente al factor de corrección digital no forma parte del resto de la ventana del programa principal, pues esta es activada por el usuario en el momento deseado mediante la pulsación de un botón.

## **Unidad de procesamiento matemático de señales.**

### Entradas


- Contenido armónico del patrón: parte de la información proveniente de la interfaz gráfica. Necesario para crear la onda de contenido armónico variable y realizar cálculos pertinentes a valores RMS, porcentajes de distorsión armónica, entre otros.
- Propiedades de generación: la frecuencia de muestreo y el número de muestras son de fundamental importancia para el correcto funcionamiento del algoritmo de creación de la señal multi-tono mediante la transformada discreta de Fourier, tal y como se describe en el capítulo 3.
- Factor de corrección digital: dicho factor de corrección se aplica en forma de una ganancia digital. Este proceso de corrección es necesario previo a la generación del patrón.

### Salidas

- Conglomerado de datos del patrón: en este módulo se aglutina toda la información necesaria para la debida generación del patrón en el módulo posterior. En concreto los datos presentes en el conglomerado son: frecuencias, amplitudes y fases de los armónicos que componen el patrón de calibración, frecuencia de muestreo y número de muestras, propiedades de la onda generados después de la rutina de creación del patrón de calibración ( $dt$ ,  $t_0$ ) los cuales se explican en los módulos de tercer nivel.
- Error: es una señal que se genera en este módulo y se propaga hacia el módulo posterior, y cuya función es indicar si se ha generado alguna falla en el funcionamiento de los bloques más básicos como por ejemplo, la generación del patrón de contenido armónico, el cálculo de valores RMS o distorsión armónica total (THD) entre otros.

## Funcionamiento

En la figura que se muestra a continuación se ilustra el diagrama de flujo correspondiente a la unidad de procesamiento matemático de señales. Como se puede observar existen básicamente tres procedimientos principales, que son los que pueden producir un error. Estos tres procedimientos se encargan de producir la información necesaria tanto para generar el patrón como para ser desplegada en el módulo de interfaz gráfica. En el caso de que se presente un error en alguno de estos tres procedimientos, el programa propagará dicho error en serie a lo largo de todos los bloques básicos funcionales evitando que alguno de ellos lleve a cabo una operación con datos erróneos. Este error es luego procesado en el siguiente módulo. En el diagrama de flujo la operación de manejo de errores se representa de manera equivalente haciendo que el flujo de información se dirija directamente al final de la rutina, esto por cuanto, aunque en el programa la información se propaga a través de los bloques restantes, no se generan datos útiles y se evita la operación normal de los mismos.



**Figura B.4.3** Diagrama de flujo de la unidad de procesamiento matemático de señales.

Nótese también la creación de un lazo de recursivo en el cual se espera ya sea por un cambio en los parámetros del patrón por parte del usuario, o por la opción de continuar con la generación del patrón. En la figura B.1.2 de la sección de apéndices se muestra la implementación de este módulo de procesamiento de señales.

## **Unidad de generación del patrón de voltaje.**

### Entradas

- Conglomerado de datos del patrón: Entre la información que se encuentra en este conjunto de datos se incluyen parámetros como la frecuencia de muestreo y el número de muestras, los cuales son de vital importancia en la generación de comandos al sistema operativo y a la tarjeta PCI 6024-E. También son parte de este conglomerado propiedades del patrón tales como la frecuencia y amplitud de cada una de las 30 armónicas posibles, necesarias para llevar a cabo el procedimiento de generación.
- Error: esta señal se genera en el módulo anterior y desemboca en esta unidad, donde se le da continuidad a la propagación serial de la señal a través de cada uno de los bloques básicos de funcionamiento que presentan cierta vulnerabilidad en cuanto a la generación de errores. Además como se observa en la figura B.4.2, dicha señal también puede ser recibida desde el exterior del programa, y su origen puede ser la tarjeta PCI 6024-E o el sistema operativo.

### Salidas

- Patrón calibrador: lo compone un arreglo de tamaño igual al número de muestras seleccionado por el usuario el cual se guarda en la memoria RAM del computador. Dicho arreglo contiene una serie de valores que representan los voltajes del patrón de calibración que serán generados a través del convertidor digital a analógico de la tarjeta de adquisición de datos.
- Comandos de generación: forman parte de las instrucciones internas generadas a partir de la interacción entre el compilador de LabView y los drivers "NI-DAQ" (drivers de la tarjeta PCI 6024-E).
- Error: esta señal permanece activa inclusive cuando se le ha entregado el control al sistema operativo y a la tarjeta de adquisición de datos ya avanzada la operación de generación (estos procesos se analizarán en el siguiente apartado), y permanece hasta que el usuario decide terminar la ejecución del programa.

### Funcionamiento

Este módulo es el encargado de generar todos los comandos necesarios para que se lleve a cabo la generación del patrón de voltaje calibrador. En él se llevan a cabo técnicas de control digital las cuales buscan mediante la realimentación de la señal generada aumentar la precisión de la misma.

En el conglomerado de datos del patrón se incluye la información correspondiente al tamaño del buffer de la salida analógica, la cual, como consecuencia de la carencia de una memoria FIFO (first in first out) en la tarjeta de adquisición de datos, configura y asigna los espacios en la memoria RAM del computador los cuales contendrán los valores correspondientes a los voltajes del patrón. Otra tarea que se lleva a cabo en este módulo es la generación de instrucciones al sistema operativo tales como el método de comunicación con la tarjeta PCI 6024-E a través del bus PCI del computador. Este método se configura por defecto como protocolo de transferencia por DMA. También se genera una instrucción a la tarjeta DAQ sobre la velocidad de transferencia de datos que se debe demandar al computador una vez iniciada la generación del patrón. Cabe destacar que la serie de comandos generados son implícitos al programa y no se tiene control alguno sobre los mismos pues son parte del funcionamiento interno producto de la interacción entre el compilador y los drivers de la tarjeta de adquisición de datos.

Finalmente, una vez iniciada la generación, el programa sede en gran parte el control al protocolo de comunicación que lleva acabo el intercambio de datos entre la memoria del computador y la tarjeta PCI 6024-E con el objetivo de que el computador sea capaz de suplir la demanda de datos requeridos por el convertidor digital a analógico, sin embargo el programa es todavía capaz de generar un error o simplemente de acabar con la ejecución del mismo. En la figura B.1.3 de la sección de apéndices se muestra la implementación de este módulo de procesamiento de señales.

## APÉNDICE B.5 Diagramas de primer y segundo nivel (Software de Calibración)

### B.5.1 Diagrama de primer nivel.




Figura B.5.1 Diagrama de primer nivel del sistema calibrador de tarjetas serie E.

#### Entradas

- Condiciones de calibración: representan todas las condiciones que se desean verificar en las diferentes funciones de la tarjeta de adquisición de datos. Esta señal es generada por el usuario y corresponde a datos como: el canal de entrada o salida analógica que se desea verificar, el rango de entrada en que se desea verificar, la frecuencia de generación de pulsos del contador, el voltaje de referencia al que se desea hacer el ajuste de la tarjeta, entre otros.

#### Salidas

- Comandos de operación: son comandos internos sobre los que no se tiene control, debido a que son producto de la interacción entre los drivers de la tarjeta, el sistema operativo y la tarjeta misma. Se producen durante las operaciones de verificación y ajuste de la calibración
- Parámetros de verificación: generados por el sistema y desplegados en la interfaz gráfica. Estos parámetros ayudan al usuario a determinar el estado de las entradas, salidas y el contador de la tarjeta durante el procedimiento de verificación.

#### Funcionamiento

En términos generales el módulo se encarga de guiar al usuario a través de las dos etapas más destacadas del procedimiento de calibración: la verificación y el ajuste. La verificación además, se realiza para tres funciones diferentes: las entradas analógicas, las salidas analógicas, los contadores internos, como se describirá en siguientes apartados. Para cada una de estas posibles operaciones se generan parámetros de verificación que permiten al usuario realizar comparaciones con tablas y gráficas provistas por el fabricante en las cuales se dan a conocer los valores esperados tanto antes como después del ajuste. A partir de esta comparación el usuario puede determinar el estado de la tarjeta de adquisición de datos.

## B.5.2 Diagrama de segundo nivel.




Figura B.5.2 Diagrama de segundo nivel del sistema de software calibrador.

### Interfaz Gráfica

#### Entradas

- Condiciones de calibración: mismo caso del módulo de primer nivel.
- Resultados de Verificación: esta señal la componen los valores generados en la unidad de verificación que se desean desplegar en la interfaz con el objetivo de facilitar la tarea comparativa llevada a cabo por el usuario.

#### Salidas

- Condición de Verificación: representan los datos necesarios para que el sistema lleve a cabo adecuadamente cualquiera de las tres verificaciones posibles.
- Referencia de ajuste: representa el valor de voltaje de referencia que será utilizado en el procedimiento de ajuste de la tarjeta DAQ.

#### Funcionamiento

El propósito básico de este módulo es brindar herramientas visuales como una guía por medio de las cuales el usuario sea capaz de introducir los datos necesarios para llevar a cabo alguno de los posibles procedimientos de calibración. Además de ser necesario, este módulo desplegará algún dato determinante para la realización de un análisis comparativo. Cabe mencionar que la interfaz correspondiente a los procedimientos de verificación es distinta a la del procedimiento de ajuste, sin embargo por simplicidad en el análisis se considerará como si fuese una sola. En la figura B.1.4 de la sección de apéndices se muestra la interfaz correspondiente al sistema de verificación en calibración

## **Unidad de Verificación**

### Entrada

- Condición de Verificación: cada uno de los tres procedimientos posibles de verificación requieren información fundamental para funcionar correctamente. Cualquier dato necesario en la configuración de una verificación dada forma parte de esta señal.

### Salidas

- Resultados de Verificación: los datos generados a partir de los procedimientos de verificación son básicamente 3: el valor del promedio de 10000 muestras tomadas durante la verificación de la entrada analógica; frecuencia real y ciclo de trabajo real generados durante la verificación de los contadores.
- Comandos de ejecución: son los comandos generados por el sistema operativo como parte de los comandos de operación para la correcta interacción entre el computador y la tarjeta DAQ durante cualquier procedimiento de verificación.

### Funcionamiento

Mediante esta unidad se lleva a cabo la primera de dos partes que componen el procedimiento de calibración la cual se le llama verificación. Su objetivo fundamental es poner a la tarjeta de adquisición de datos bajo ciertas condiciones de funcionamiento a partir de las cuales sea posible determinar el desempeño general del instrumento. Como se ha mencionado anteriormente, la verificación se realiza a básicamente tres funciones distintas: las entradas analógicas, las salidas analógicas y los contadores internos. Dos de los procedimientos anteriores generan valores los cuales se retornan a la interfaz con el propósito de ser desplegados y que sirvan como parámetros de verificación. Con esto el usuario es capaz de comparar el funcionamiento del dispositivo con tablas provistas por el fabricante en las que se especifican los comportamientos esperados tanto antes como después de un ajuste.

## **Unidad de Ajuste**

### Entrada

- Referencia de entrada: es el valor del voltaje del calibrador externo utilizado para realizar el ajuste de la tarjeta DAQ. El fabricante recomienda utilizar un voltaje estable de 7.5 V con una precisión al menos 2 veces mayor a la de la tarjeta de adquisición de datos.

## Salida

- Comandos de ajuste: al igual que en la unidad anterior estos comandos no son explícitos al programa, sino más bien son parte del funcionamiento interno del conjunto entre el computador y la tarjeta. Son parte de los comandos de operación pero generados únicamente durante el ajuste.

## Funcionamiento

Una vez que se han realizado las conexiones externas requeridas por el sistema y recomendadas por el fabricante, la función de esta unidad de software es la de indicarle a la tarjeta que actualice los valores de las constantes de calibración almacenadas en una localidad protegida de la memoria EEPROM de la tarjeta. Una vez realizada la calibración externa, los nuevos valores de estas constantes de calibración serán automáticamente considerados los valores por defecto que la tarjeta utilizará cada vez que una función de adquisición de datos sea requerida. Las constantes de calibración se generan tanto para las entradas como las salidas analógicas, así como también para la referencia interna de voltaje. De esta manera, las nuevas constantes de calibración se aplican a los convertidores ADC y DAC de la tarjeta para compensar errores de offset así como errores de ganancia.