Sistema electrónico integrado en chip (SoC) para el reconocimiento de patrones de disparos y motosierras en una red inalámbrica de sensores para la protección ambiental

Abstract

Se ha concluido un proyecto de investigaci on y desarrollo nanciado y apoyado por la Vicerrector a de Investigaci on y Extensi on, la Vicerrector a de Docencia y la Escuela de Ingenier a Electr onica del Tecnol ogico de Costa Rica, y el consorcio MOSIS de la Universidad del Sur de California. Este proyecto se ha enfocado en desarrollar un Sistema integrado en Chip (SoC) que sirva de nodo inteligente en una red inal ambrica de sensores, abocada a la detecci on y localizaci on de cacer a y tala ilegal, a trav es de la detecci on del sonido de armas de fuego y motosierras, en zonas boscosas y selv aticas protegidas. Para ello se ha trabajado en el dise~no y comprobaci on de distintas partes de la estructura de clasi caci on necesaria para cumplir esta funci on, con resultados mixtos: un sistema de acondicionamiento y adquisici on de informaci on ac ustica, una etapa de detecci on inicial, una etapa de clasi caci on de patrones ac usticos y la red base de sensores en que se integrar an los m odulos. Se ha desarrollado y caracterizado una unidad funcional de adquisici on de datos. Se han fabricado dos propuestas microelectr onicas de detectores de disparos, uno de los cuales ha superado las pruebas de caracterizaci on el ectrica y ser a sometido a pruebas estad sticas de efectividad de detecci on de datos reales en los pr oximos meses. Se cuenta con un algoritmo e ciente, veri cado con datos reales y realizable en hardware, para la detecci on de motosierras. Se ha nalizado la implementaci on y veri caci on con datos reales del sistema clasi cador en una plataforma embebida y se cuenta con el software necesario para entrenar el sistema para distintos ambientes de reconocimiento de patrones ac usticos. Se ha nalizado la prueba estructural en FPGA de la etapa de extracci on de caracter sticas de patrones ac usticos del sistema anterior, y se encuentra en las etapas de veri caci on la etapa nal de reconocimiento de patrones, para contar as con una descripci on RTL fabricable en un ASIC digital de todo el sistema clasi cador de patrones. En los pr oximos meses se ir an a fabricaci on varias de estas estructuras que ser an probadas posteriormente en el DCILab. Se cuenta con una red inal ambrica base ya para soportar los SoCs, y se ha desarrollado un protocolo ad-hoc e ciente para esta red inal ambrica. Este informe presenta y discute los resultados obtenidos en el desarrollo del hardware y software de todo el proyecto.