Diseño de circuitos de columna para memoria SRAM para su integración en un microprocesador con arquitectura RISCV

Abstract

En este documento se presenta el diseño de los circuitos periféricos de una memoria SRAM de 64 palabras con 32 bits, en específico el manejador de escritura y el amplificador de sensado. La tecnología utilizada es CMOS de 180 nm y se realizaron los diseños en el programa Custom Compiler de Synopsys. Diferentes topologías para los periféricos fueron comparadas con el fin de encontrar cual se ajusta más a los requerimientos del proyecto. Una vez seleccionado el circuito se diseñan los trazados de los periféricos para ser incluidos con el trazado de la memoria. Al final se construye el trazado de una memoria SRAM capaz de escribir y leer datos en todas las posiciones de memoria utilizando un reloj de 20 MHz y una alimentación de 1.8V

This document describes the design of the periphery circuits for 64 word of 32 bits SRAM memory, specifically for the write driver and sensing amplifier. Technology used was 180nm CMOS. All designs and simulations were deployed in Custom Compiler tool from Synopsys. Every circuit model considered on this work has been compared to each other, in order to determine which one suits better memory requirements. As comparison result, best option was chosen as per space and power consumption criteria has emerged and peripherals layout was designed to be included on memory layout design. Finally, SRAM memory with reading/writing capacity over all its positions, at 20 MHz clock and 1.8V power supply, was implemented.