Search
Now showing items 1-2 of 2
Desarrollo de un módulo de decodi cación de la para una memoria SRAM de 2 kb, en un proceso CMOS de 180 nm
(Instituto Tecnológico de Costa Rica, 2018)
At the Instituto Tecnol ogico de Costa Rica, at the Escuela de Ingenier a Electr onica,
the DCILab (Laboratorio de Dise~no de Circuitos Integrados), is currently developing an
ISA RISC-V 32 E microarchitecture, oriented ...
Evaluación del uso de cadenas de escaneo basadas en latches pulsados y relojes autogenerados en el proceso de prueba de circuitos integrados digitales
(Instituto Tecnológico de Costa Rica, 2023-02-14)
El tipo de prueba durante el desplazamiento de las cadenas de
escaneo es por definición es destructiva. Esta consiste en que una vez el diseño se encuentre
en un cierto estado funcional de interés y se quieran observar ...