Buscar
Mostrando ítems 1-1 de 1
Diseño e implementación de hardware para optimizar la Unidad Aritmética de Coma Flotante de un procesador de aplicación específíca
(Instituto Tecnológico de Costa Rica, 2016)
Este documento trata sobre la optimizaci on operacional de una Unidad Aritm etica de Coma
Flotante (FPU) para arquitecturas de 32 y 64 bits seg un el est andar IEEE 754 y con tres
operaciones b asicas: Suma, Resta y ...