Buscar
Mostrando ítems 1-6 de 6
Entorno integrado de simulación de canales eléctricos de alta velocidad con modelos de ecualización
(Instituto Tecnológico de Costa Rica, 2020)
El presente trabajo propone un entorno integrado de simulación de canales eléctricos y ecualizadores de señal. Se diseñó e implementó un sistema de comunicación en un enlace pasivo, por medio de un transmisor, un canal y ...
Modelado y análisis térmico de semiconductores de potencia para la reconfiguración dinámica de módulos fotovoltaicos.
(Instituto Tecnológico de Costa Rica, 2022-05-03)
El presente trabajo tiene como objetivo general diseñar una estructura para disipar calor con ayuda
de modelos matemáticos y herramientas de simulación multifisica para cumplir de manera eficaz con
las especificaciones ...
SCAsrt: An on-line assertion library for SystemC TLM 2.0
(Instituto Tecnológico de Costa Rica, 2022-08)
Electronic systems have become more and more complicated in recent years, demonstrated by the increasing gate counts in designs and the invested effort validation and verification of the same. Early architectural choices ...
Analysis and extension of segmented physics-based via modeling for microstrip transitions and differential signaling
(Instituto Tecnológico de Costa Rica, 2022-05-03)
This work revisits the framework of physics-based modeling of multilayer substrates with vias. The first part reviews the model and discuss their limitations for irregular structures, when there exist cases where high-order ...
Sistema de simulación de microrredes eléctricas aisladas basado en FPGA
(Instituto Tecnológico de Costa Rica, 2018)
The need to reduce carbon footprint in order to achieve carbon neutrality along with the increasing demand for electric enegy make it necessary to massively use low emission and low environmental impact electric generation ...
Design of Elastic Buffers for USB Transceivers in a 180-nm CMOS process
(Instituto Tecnológico de Costa Rica, 2021-09)
In this work, the design and implementation of elastic buffers at pre-silicon level are
addressed. The buffers are designed to be part of USB 2.0 and 3.0 transceivers. Based
on a register-transfer level (RTL) description ...