Show simple item record

dc.contributor.advisorRimolo-Donadio, Renatoes
dc.contributor.authorMalavasi-Mora, Andrés
dc.date.accessioned2019-11-20T16:15:51Z
dc.date.available2019-11-20T16:15:51Z
dc.date.issued2019
dc.identifier.urihttps://hdl.handle.net/2238/11095
dc.descriptionProyecto de Graduación (Maestría en Ingeniería en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2019.es
dc.description.abstractEl ruido de alta frecuencia en la red de alimentación compromete el rendimiento y la eficiencia energética de los sistemas electrónicos con microprocesadores, restringiendo la frecuencia máxima de operación de los sistemas y disminuyendo la confiabilidad de los dispositivos. La frecuencia máxima será determinada por la ruta de datos más crítica (la ruta de datos más lenta). De esta manera, es necesario configurar una banda de guarda para tolerar caídas de voltaje sin tener ningún problema de ejecución, pero sacrificando el rendimiento eléctrico. Este trabajo evalúa el impacto de la caída de voltaje en el rendimiento de los circuitos CMOS de alta densidad, estableciendo un conjunto de casos de prueba que contienen diferentes configuraciones de circuitos. Se desarrolló una técnica adaptable y escalable para mejorar la tolerancia a la caída de voltaje en los circuitos CMOS a través del escalado adaptativo, aprovechando el efecto de compensación de datos del reloj. La solución propuesta se validó aplicándola a diferentes casos de prueba en una tecnología FinFet-CMOS a nivel de simulación del diseño físico.es
dc.description.abstractHigh-frequency power supply noise compromises performance and energy efficiency of microprocessor-based products, restricting the maximum frequency of operation for electronic systems and decreasing device reliability. The maximum frequency is going to be determine by the most critical data path (the slowest data path). In this way, a guard band needs to be set in order to tolerate voltage drops without having any execution problem, but leading to a performance reduction. This work evaluates the impact of voltage drop in the performance of CMOS circuits by establishing a set of test cases containing different circuit configurations. An adaptive and scalable technique is proposed to enhance voltage drop tolerance in CMOS circuits through adaptive scaling, taking advantage of the clock-data compensation effect. The proposed solution is validated by applying it to different test cases in a FinFet CMOS technology at a post-layout simulation level.es
dc.language.isoeng_USes
dc.publisherInstituto Tecnológico de Costa Ricaes
dc.subjectResearch Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics::Electronicses
dc.subjectVoltajees
dc.subjectEscalamientoes
dc.subjectRuidoes
dc.subjectAlta frecuenciaes
dc.subjectRendimiento energéticoes
dc.subjectHigh-frequencyes
dc.subjectNoisees
dc.subjectEnergy efficiencyes
dc.titleVoltage drop tolerance by adaptive voltage scaling using clock-data compensationes
dc.typetesis de maestríaes


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record