Modelado de una red en chip con orientación al manejo de recursos

Abstract

Con el rápido desarrollo de la industria de los semiconductores, la cantidad de núcleos integrados en un chip aumenta rápidamente, lo que plantea desafíos difíciles como el ancho de banda, la escalabilidad y la potencia en la interconexión en el chip. En este contexto, se proponen las redes en chip (NoC) y se reemplazan gradualmente las interconexiones tradicionales. El algoritmo de enrutamiento, que decide las rutas de los paquetes, tiene un impacto significativo en la latencia y el rendimiento de la red, por lo tanto, el uso de un algoritmo que tome en consideración la administración de recursos juega un papel vital. Este trabajo se centra en la implementación de un modelo matemático de una red en chip, que ayuda a determinar las formas más adecuadas de enviar un paquete desde un nodo de origen al nodo de destino, teniendo en cuenta la gestión de recursos y las métricas disponibles.

With the rapid development of the semiconductor industry, the number of cores embedded in chip is increasing rapidly, posing dicult challenges such as bandwidth, scalability, and power in on-chip interconnection. In this context, networks-on-a-chip (NoC) are proposed, gradually replacing the traditional on-chip interconnections such as sharing bus and crossbar. The routing algorithm, which decides the routes of the packets, has a significant impact on the latency and throughput of the network, therefore, the use of an algorithm that takes into account the management of resources plays a vital role. This work focuses on the implementation of a mathematical model of a network on chip that helps determine the most appropriate ways to send a packet from a source node to the destination node, taking into account the resource management and available metrics.