Mostrar el registro sencillo del ítem

dc.contributor.advisorGarcía-Ramírez, Ronnyes
dc.contributor.authorRetana-Corrales, Luis Felipe
dc.date.accessioned2023-04-27T15:56:28Z
dc.date.available2023-04-27T15:56:28Z
dc.date.issued2023-02-16
dc.identifier.urihttps://hdl.handle.net/2238/14321
dc.descriptionProyecto de Graduación (Maestría en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2023es
dc.description.abstractLa automatización de celdas estándar permite reducir la necesidad de dibujar manualmente los transistores para que componen las diferentes celdas de una biblioteca, esto permite agilizar el proceso de generación de trazados correctos desde construcción y reduce la posible inserción de errores debido a la intervención humana. La necesidad de automatizar la generación de las celdas estándar aumenta conforme la complejidad de los Circuitos Integrados incremente por lo que reducir el tiempo que toma desarrollar una biblioteca permite agilizar el proceso de diseño de los circuitos ya que las bibliotecas de celdas estándar son el bloque fundamental del diseño físico. Este trabajo presenta una solución al problema de automatizar la generación de celdas para una biblioteca utilizando un acercamiento que unifica los dos acercamientos existentes en la literatura, los generadores con base en procedimientos y los generadores con base en optimizadores. Con el fin de realizar dicho acercamiento, se plantea el uso de una plantilla de diseño que contenga las locaciones de los transistores para luego utilizar algoritmos de enrutamiento como optimizadores con el fin de generar una herramienta que permita reducir la complejidad a la hora de manipular las restricciones de diseño y generar diseños correctos desde construcción. El acercamiento planteado incursiona de una manera novedosa al abordar el problema mediante la generación de plantillas abstractas para modelar el diseño y utilizar algoritmos de enrutamiento y compactación sin comprometer la calidad y capacidad del usuario de controlar el flujo de diseño con la finalidad de traducir la intención del diseñador a una implementación correcta desde construcción. La herramienta fue capaz de crear trazados cuya área difiere en menos de 20% para las celdas combinacionales cuyos retardos y consumo energético son comparables a los vistos por celdas de calidad industrial y permitiendo escalar los diseños de manera simple a un nodo tecnológico de menor tamaño. Por tanto los resultados observados presentan un panorama positivo sobre el acercamiento utilizado y motiva a pensar que, en el largo plazo, se puede automatizar el proceso de generación de bibliotecas produciendo diseños de calidad industrial reduciendo la interacción humana.es
dc.description.abstractStandard cell automation reduces the need to manually draw the transistors that make up the different cells of a library, thus speeding up the process of generating correct by construction layouts and reducing potential insertion errors due to human intervention. The need to automate the generation of standard cells increases as the complexity of Integrated Circuits grows therefore reducing the time it takes to develop a library allows to speed up the circuit design process as standard cell libraries are the fundamental building block of physical design. This document presents a solution to the problem of automating cell generation for a library using an approach that unifies the two existing approaches in the literature, procedure-based generators and optimizer-based generators. In order to carry out this approach, the use of a design template that contains the locations of the transistors is proposed to then use routing algorithms as optimizers in order to generate an automation tool that allows for reducing the complexity when manipulating the design constraints and generating correct by construction designs. The proposed approach ventures in a new way by addressing the problem by generating abstract templates to model the design and use routing and compaction algorithms without compromising the quality and ability of the user to control the design flow in order to translate the designer’s intent to a fully realized design. The tool was able to create layouts whose area differs by less than 20% for combinational cells whose delays and power consumption are comparable to those seen by industrial-grade cells, and scale the designs easily to a smaller technology node. Therefore, the observed results present a positive outlook on the approach used and motivates to think that, in the long term, the library generation process can be automated, producing industrial-quality designs by reducing human interaction.es
dc.language.isospaes
dc.publisherInstituto Tecnológico de Costa Ricaes
dc.rightsacceso abiertoes
dc.rights.urihttp://creativecommons.org/licenses/by-nc-sa/4.0/*
dc.subjectCircuitos Integradoses
dc.subjectAutomatizaciónes
dc.subjectCeldas Estándares
dc.subjectTrazadoes
dc.subjectCalidad industriales
dc.subjectTransistoreses
dc.subjectUsos -- Algoritmos de enrutamientoes
dc.subjectIntegrated circuitses
dc.subjectAutomationes
dc.subjectStandard cellses
dc.subjectLayoutes
dc.subjectIndustrial qualityes
dc.subjectTransistorses
dc.subjectUses -- Routing algorithmses
dc.subjectResearch Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonicses
dc.titleDiseño de un generador de bibliotecas de celdas estándar para flujo de síntesis físicaes
dc.typetesis de maestríaes


Ficheros en el ítem

Thumbnail
Thumbnail

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem

acceso abierto
Excepto si se señala otra cosa, la licencia del ítem se describe como acceso abierto