Diseño de un módulo periférico de protocolo I2C para microcontroladores RISC-V

Abstract

En este reporte se presenta los resultados obtenidos sobre el diseño, implementación y validación de un módulo periférico de protocolo I2C para microcontroladores RISC-V, desarrollado en SystemVerilog y sintetizado con un PDK de 65 nm de TSMC. El flujo de diseño contempló la cración de dos FSM, una para el maestro y otra para el esclavo, verificadas inicialmente en testbenches independientes y posteriormente integradas al bus de datos de SIWA para demostrar operaciones de lectura y escritura correctas. Para la implementación física, se emplearon las herramientas VCS, Verdi en la fase de verificación RTL, y Fusion Compiler para la generación de layout seguido de análisis DRC y evaluación de potencia, área y timings.

This report presents the results obtained from the design, implementation, and validation of an I²C-protocol peripheral module for RISC-V microcontrollers, developed in SystemVerilog and synthesized using a TSMC 65 nm PDK. The design flow included creating two finite-state machines—one for the master and one for the slave—which were first verified in independent testbenches and then integrated into the SIWA data bus to demonstrate correct read and write operations. For the physical implementation, VCS and Verdi were used during RTL verification, and Fusion Compiler handled layout generation followed by DRC analysis and evaluation of power, area, and timing.