Tecnológico de Costa Rica
  • ¿Cómo publicar en el Repositorio TEC?
  • Políticas
  • Recursos Educativos
  • Contáctenos
    • español
    • English
  • español 
    • español
    • English
  • Login
Ver ítem 
  •   Página Principal
  • Trabajos de Graduación
  • Biblioteca José Figueres Ferrer
  • Escuela de Ingeniería Electrónica
  • Licenciatura en Ingeniería Electrónica
  • Ver ítem
  •   Página Principal
  • Trabajos de Graduación
  • Biblioteca José Figueres Ferrer
  • Escuela de Ingeniería Electrónica
  • Licenciatura en Ingeniería Electrónica
  • Ver ítem
JavaScript is disabled for your browser. Some features of this site may not work without it.

Listar

Todo el RepositorioComunidades & ColeccionesPor fecha de publicaciónAutoresTítulosPalabras clavesTipo de Recurso EducativoDestinatarioEsta colecciónPor fecha de publicaciónAutoresTítulosPalabras clavesTipo de Recurso EducativoDestinatario

Mi cuenta

AccederRegistro

Estadísticas

Ver Estadísticas de uso

Investigación sobre la posible prevención de fallas falsas de un procesador en las pruebas de verificación de calidad

Thumbnail
Ver/
investigacion posible prevencion fallas falsas verificacion calidad.pdf (3.838Mb)
Fecha
2003
Autor
Chacón-González, Warner
Metadatos
Mostrar el registro completo del ítem
Resumen
The project “PPV false failures reduction investigation”, was developed at Componentes Intel de Costa Rica S.A. located at La Ribera de Belén, Heredia, Costa Rica. This work lied in an investigation which main goal was to study the false failures of the POST process of a specific processor, during the test realized at the Product Platform Validation in order to propose corrective measures. Well designed mechanical and electrical experiment were conducted with the intention of understand the nature of the false failures; as well as determinate the influence of the equipment’s different physical variables (mechanical, thermal and electrical) over the false failures appearance. Some of the achievements were to determinate that the pressure of the mechanical parts use by the equipment to hold the processor through the test time; and the transfer rate of the data through the serial port that communicate the hardware with the test program, were affecting the test results. Furthermore one of the conclusions was that the randomly appearance of an error generated by a lost of communication between the test program and the hardware provoked this false failures.
Descripción
Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica. Escuela de Ingeniería Electrónica, 2003.
URI
https://hdl.handle.net/2238/5648
Compartir
       
Métricas
Colecciones
  • Licenciatura en Ingeniería Electrónica [500]

|Contáctenos

Repositorio Institucional del Tecnológico de Costa Rica

Sistema de Bibliotecas del TEC | SIBITEC

© DERECHOS RESERVADOS. Un sitio soportado por DSpace(v. 6.3)

RT-1

 

 


|Contáctenos

Repositorio Institucional del Tecnológico de Costa Rica

Sistema de Bibliotecas del TEC | SIBITEC

© DERECHOS RESERVADOS. Un sitio soportado por DSpace(v. 6.3)

RT-1