Diseño preliminar de un circuito CMOS para estimulación cardíaca con protección a los sobre-estímulos

Abstract

Se realizó el diseño de una prueba de concepto para un circuito de estímulo que protege al corazón de la sobre-estimulación, impidiendo pulsaciones menores a 300ms entre pulsos sucesivos. Se usó una tecnología comercial CMOS no revelable, para la cual se desarrolló una metodología par obtener los parámetros generales I-V del proceso como V_Th, λ y к'. Se utilizaron transistores tanto de bajo como de alto voltaje (low voltage, high voltage), para implementar no solo el bloque de seguridad (safety block) que impide la generación sucesiva de pulsos, sino también el desplazador de nivel (level shifter) que permite generar los impulsos de alto voltaje necesarios para el estímulo (10V). El bloque de seguridad o Safety Block es el que abarcó la mayoría del diseño y pruebas de verificación en todo el circuito, sobretodo por su naturaleza analógica y sus altas restricciones en consumo de potencia. Para el desarrollo de cada sección se usaron diferentes metodologías en el diseño de circuitos digitales y analógicos, tal es el caso de la metodología 9m/I_D para el dimensionamiento de los transistores. Para el diseño y verificación a nivel de esquemáticos de esta propuesta se usó el ambiente Pyxis de Mentor Graphics; el ISE de Xilinx para diseñar circuitos digitales; LTSpice para representar algunos esquemáticos de los circuitos , así como el Python 3.4, para el desarrollo de script's que facilitaron el cálculo y la verificación del modelo matemático de la corriente en los transistores. Este modelo se utiliza para la región de subumbral, pero no considera efectos de ruptura y corrientes de fuga.