Show simple item record

dc.contributor.advisorMolina-Robles, Robertoes
dc.contributor.authorAlfaro-Rojas, Luis Enrique
dc.date.accessioned2019-03-14T16:44:14Z
dc.date.available2019-03-14T16:44:14Z
dc.date.issued2018
dc.identifier.urihttps://hdl.handle.net/2238/10411
dc.descriptionTrabajo Final de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2018es
dc.description.abstractEn este documento se resume el procedimiento que se siguió para estudiar el funcionamiento y utilización de 3 técnicas de diseño de DFT, las cuales buscan mejorar ciertas características de los circuitos digitales para reducir el tiempo invertido en el desarrollo e implementación de pruebas una vez manufacturados los dispositivos. Desde la aparición de los circuitos integrados el diseño y la prueba de los circuitos una vez producidos han sido todo un reto para los diseñadores, debido a lo difícil que se torna el diseñar diferentes patrones de entradas necesarios para fijar estados internos y extraer datos, por ello muchos algoritmos de probabilidad se desarrollaban para establecer la buena o mala producción de un integrado. En este documento se trata una parte de la solución que se utiliza desde hace varias décadas, el DFT, Design For Testability. DFT mejora la controlabilidad y observabilidad de los circuitos digitales secuenciales. La controlabilidad se refiere a que tan fácil se puede cambiar el estado lógico de una señal interna, y la observabilidad que tan sencillo es ver el estado lógico de una señal interna por medio de un pin físico del dispositivo que se diseña. Se estudian tres técnicas básicas de DFT los cuales buscan mejorar la controlabilidad y observabilidad, la detección de grandes retardos en señales internas y reducir los tiempos de ejecución de pruebas. Para lograr completar el estudio, se realizan diferentes diseños de un mismo circuito digital aplicando las diferentes técnicas, una vez conseguido ello, se procede a realizar simulaciones de operación y pruebas, se obtienen datos de consumo de potencia y consumo de recursos. Finalmente se implementan los diseños en un circuito de pruebas como lo es la Nexys 4 de Digilent, la cual contiene una FPGA Artix 7 capaz de simular desde circuitos combinacionales simples, hasta microprocesadores complejos, lo que la convierte en una tarjeta muy versátil. Para obtener los resultados de la implementación se utiliza un osciloscopio Tektronix TDS- 220.es
dc.language.isospaes
dc.publisherInstituto Tecnológico de Costa Ricaes
dc.subjectCircuitoses
dc.subjectDesign For Testability (DFT)es
dc.subjectNexys 4es
dc.subjectMáquinas de estadoes
dc.subjectFlip flopses
dc.subjectResearch Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics::Electronicses
dc.titleDiseño, estudio e implementación de técnicas de diseño DFT para un microprocesador de propósito generales
dc.typelicentiateThesises


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record