Tecnológico de Costa Rica
  • How to publish in Repositorio TEC?
  • Policies
  • Educational Resources
  • Contact us
    • español
    • English
  • English 
    • español
    • English
  • Login
View Item 
  •   Repository Home
  • Trabajos de Graduación
  • Biblioteca José Figueres Ferrer
  • Escuela de Ingeniería Electrónica
  • Licenciatura en Ingeniería Electrónica
  • View Item
  •   Repository Home
  • Trabajos de Graduación
  • Biblioteca José Figueres Ferrer
  • Escuela de Ingeniería Electrónica
  • Licenciatura en Ingeniería Electrónica
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Browse

All RepositoryCommunities & CollectionsBy Issue DateAuthorsTitlesKeywordEducational Resource TypeIntended UserThis CollectionBy Issue DateAuthorsTitlesKeywordEducational Resource TypeIntended User

My Account

LoginRegister

Statistics

View Usage Statistics

Diseño de un entorno mínimo de pruebas de validación de circuitos integrados en NI TestStand

Thumbnail
View/Open
diseno_entorno_minimo_pruebas_validacion_circuitos_integrados_ni_teststand.pdf (1.965Mb)
Date
2018
Author
Ortega-Valverde, César Andrés
Metadata
Show full item record
Abstract
Circuits size reduction has been one of the most drastic changes over the years in circuit design and a handful of new problems along with; situation that is demanding circuit tests to be improved at an even faster pace. Circuit tests process consist on some stages and the one that has been most affected is the post-silicon validation, where a manufactured chip is verified, defining whether meets all the requirements for which it was designed for. Hence, validation environments are increasingly complex and need to be more flexible to improve circuit production. This work describes the process of establishing some preliminary foundations to create future post-silicon validation environments, based on a design methodology with an engineering process, which allows not only to create robust environments, but also to be custom made for circuits that are built at Integrated Circuits Design Laboratory at Electronics Engineering School.
 
Los procesos de diseño de circuitos han evolucionado con el pasar de los años, uno de los cambios más drásticos ha sido la reducción del tamaño de los circuitos, pero esta reducción ha traído consigo una gran cantidad de problemas nuevos que han provocado que las etapas de pruebas de circuitos deban mejorar a un ritmo aún más acelerado. Entre las etapas de prueba, la que más se ha visto afectada es la validación post-silicio, donde se comprueba que un chip ya fabricado cumple con todos los requisitos para los que fue diseñado. Debido a ellos los entornos de validación son cada vez más complejos y es necesario que sean más flexibles para mejorar la producción de circuitos. Este proyecto busca sentar las bases para crear futuros entornos de validación post-silicio, a partir de una metodología de diseño basada en un proceso de ingeniería, que permita no solo crear entornos robustos, sino que también sean hechos a la medida de los circuitos que construya el Laboratorio de Diseño de Circuitos Integrados de la Escuela de Ingeniería Electrónica.
 
Description
Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2018.
URI
https://hdl.handle.net/2238/10423
Share
       
Metrics
Collections
  • Licenciatura en Ingeniería Electrónica [500]

|Contact us

Repositorio Institucional del Tecnológico de Costa Rica

Sistema de Bibliotecas del TEC | SIBITEC

© DERECHOS RESERVADOS. Un sitio soportado por DSpace(v. 6.3)

RT-1

 

 


|Contact us

Repositorio Institucional del Tecnológico de Costa Rica

Sistema de Bibliotecas del TEC | SIBITEC

© DERECHOS RESERVADOS. Un sitio soportado por DSpace(v. 6.3)

RT-1