Show simple item record

dc.contributor.advisorArriola-Valverde, Sergioes
dc.contributor.authorOrtega-Valverde, César Andrés
dc.date.accessioned2019-03-15T21:18:59Z
dc.date.available2019-03-15T21:18:59Z
dc.date.issued2018
dc.identifier.urihttps://hdl.handle.net/2238/10423
dc.descriptionProyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2018.es
dc.description.abstractCircuits size reduction has been one of the most drastic changes over the years in circuit design and a handful of new problems along with; situation that is demanding circuit tests to be improved at an even faster pace. Circuit tests process consist on some stages and the one that has been most affected is the post-silicon validation, where a manufactured chip is verified, defining whether meets all the requirements for which it was designed for. Hence, validation environments are increasingly complex and need to be more flexible to improve circuit production. This work describes the process of establishing some preliminary foundations to create future post-silicon validation environments, based on a design methodology with an engineering process, which allows not only to create robust environments, but also to be custom made for circuits that are built at Integrated Circuits Design Laboratory at Electronics Engineering School.es
dc.description.abstractLos procesos de diseño de circuitos han evolucionado con el pasar de los años, uno de los cambios más drásticos ha sido la reducción del tamaño de los circuitos, pero esta reducción ha traído consigo una gran cantidad de problemas nuevos que han provocado que las etapas de pruebas de circuitos deban mejorar a un ritmo aún más acelerado. Entre las etapas de prueba, la que más se ha visto afectada es la validación post-silicio, donde se comprueba que un chip ya fabricado cumple con todos los requisitos para los que fue diseñado. Debido a ellos los entornos de validación son cada vez más complejos y es necesario que sean más flexibles para mejorar la producción de circuitos. Este proyecto busca sentar las bases para crear futuros entornos de validación post-silicio, a partir de una metodología de diseño basada en un proceso de ingeniería, que permita no solo crear entornos robustos, sino que también sean hechos a la medida de los circuitos que construya el Laboratorio de Diseño de Circuitos Integrados de la Escuela de Ingeniería Electrónica.
dc.language.isospaes
dc.publisherInstituto Tecnológico de Costa Ricaes
dc.subjectTeoríaes
dc.subjectDensidades
dc.subjectSistemases
dc.subjectBancoses
dc.subjectPruebases
dc.subjectResearch Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics::Electronicses
dc.titleDiseño de un entorno mínimo de pruebas de validación de circuitos integrados en NI TestStandes
dc.typelicentiateThesises


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record