Algoritmo para automatizar el enrutamiento de señales en una placa de circuito impreso basado en operaciones morfológicas

Abstract

El enrutamiento de señales consiste en resolver el problema de encontrar conexiones entre los componentes electrónicos colocados en una placa de circuito impreso (PCB, por sus siglas en inglés). Hoy en día se tienen circuitos integrados (IC, por sus siglas en inglés) de alta gama con más de 1000 pines en paquetes de tamaños muy pequeños, donde escapar las señales se vuelva una tarea muy compleja debido al espacio existente entre pines. Realizar el enrutamiento de escape en las etapas de diseño de un IC de alta gama puede llegar a consumir meses de trabajo por parte de los expertos en el diseño de PCBs. Se realizan diversas iteraciones con propuestas de trazados, con el objetivo de llegar a tener un mapa de pines lo suficientemente maduro para obtener trazos los cuales permitan la mejor conexión entre todas las señales. Al mismo tiempo, los diseñadores de PCB están realizando el enrutamiento general donde buscan comprender si el orden en el que están escapando las señales del IC son razonables para realizar su interconexión con los demás componentes. Por ello, los enrutadores automáticos son una forma de mejorar el proceso del diseño de un PCB enfocándose en el enrutamiento de escape y general. Existen investigaciones las cuales proponen algoritmos que cubren parcialmente el problema del enrutamiento automático, así como soluciones comerciales las cuales no son lo suficientemente robustas para realizar trazos aceptables. En la siguiente tesis, se propone el diseño e implementación de un algoritmo para auto matizar el enrutamiento de señales en un PCB, basado en las operaciones morfológicas de dilatación y adelgazamiento. Dando una ruta de conexión para un grupo de señales entre dos componentes electrónicos, ajustándose a las restricciones necesarias del diseño. Esta investigación cubre los escenarios tanto del enrutamiento de escape como del enrutamiento general en una capa, para grupos de señales de terminación individual, siendo capaz de evitar obstáculos y realizando una optimización en el uso del área y el largo de los trazos.

Signal routing involves solving the problem of finding connections between electronic components placed on a printed circuit board (PCB). Today there are high-end integrated circuits (ICs) with more than 1000 pins in truly small packages, where escaping signals becomes a very complex task due to the space between pins. Carrying out escape routing in the design stages of a high-end IC can consume months of work for PCB design experts. Various iterations are made with layout proposals, with the aim of having a pins map mature enough to obtain paths that allow the best connection between all signals. At the same time, PCB designers are doing general routing where they seek to understand if the order in which IC signals are escaping is reasonable for interfacing with other components. For this reason, auto-routers are a way to improve the PCB design process by focusing on escape and general routing. There are investigations that propose algorithms that partially cover the automatic routing problem, as well as commercial solutions which are not robust enough to perform acceptable traces. The following thesis proposes the design and implementation of an algorithm to automate signal routing in a PCB based on the morphological operations of dilation and thinning. The mentioned gives a connection route for a group of signals between two electronic components adjusting to the necessary restrictions of the design. This research work covers the scenarios of escape and general routing in one layer, for groups of single-ended signals, being able to avoid obstacles, and performing optimization in the use of the area and the length of the traces.