Extensión de las capacidades de comunicación y memoria para sistema de modelado de redes neuronales del olivo inferior

Abstract

Este informe detalla el proceso de diseño e implementación de un sistema anfitrión desarrollado para albergar el núcleo de simulación. Este sistema hizo posible descargar el NSN en un chip FPGA, con el fin de poder verificarlo fuera de línea y proponer una interfaz de comunicación para que este pudiera funcionar como un verdadero acelerador de una computadora convencional anfitriona.